精品文檔-下載后可編輯分布式異構(gòu)處理的行業(yè)應(yīng)用-設(shè)計應(yīng)用引言通過按鈕與消費電子產(chǎn)品進行互動的時代已經(jīng)過去。人機交互在過去幾年中發(fā)生了巨大變化并仍不斷發(fā)展。本文將提供人機界面變化的一些實例，幫助讀者更充分地了解如何使用一種特別的架構(gòu)實現(xiàn)低功耗解決方案，提升電池供電應(yīng)用的用戶體驗。該架構(gòu)由基于低功耗FPGA實現(xiàn)的異構(gòu)處理單元實現(xiàn)。人機界面(HMI)發(fā)展趨勢大多數(shù)移動設(shè)備在被喚醒進入工作之前都會進入睡眠或低功耗模式，所以您與設(shè)備的次交互操作即是喚醒。這種“喚醒”可以通過手腕翻轉(zhuǎn)、搖動、單擊或雙擊、來電或消息、機械按鈕按壓以及特定短語、手勢或聲音(例如拍手或打響指)觸發(fā)。每種“喚醒”方法都需要使用傳感器和監(jiān)測裝置來偵測特定的動作?！皢拘选辈僮鞅仨氁詷O低的功耗實現(xiàn)?，F(xiàn)在的低功耗FPGA能夠以大約100uW的功耗實現(xiàn)實時在線、實時聆聽解決方案，而未來功耗還能顯著降低。實現(xiàn)創(chuàng)新的HMI解決方案所需的各種傳感器正在迅速改變I/O發(fā)展的格局?，F(xiàn)在的移動設(shè)備需要更高的I/O速率。在過去幾年中，低成本傳感器的激增以及全新的更高性能接口的廣泛采用增加了這類系統(tǒng)的計算需求。而對實時在線功能的需求也在不斷增長——傳感器在無人機、電話、可穿戴設(shè)備和工業(yè)設(shè)備等各種應(yīng)用中持續(xù)收集大量數(shù)據(jù)。系統(tǒng)設(shè)計工程師需要在加快數(shù)據(jù)處理的同時降低系統(tǒng)功耗，在不再次充電的情況下滿足消費者一整天的設(shè)備使用需求。移動系統(tǒng)設(shè)計需要一種更全面并基于系統(tǒng)的解決方案，而不是以CPU為中心的傳統(tǒng)設(shè)計方法。系統(tǒng)設(shè)計工程師需要充分利用處理器的差異性來盡可能降低功耗，與此同時滿足當(dāng)今移動設(shè)備日益增長的計算需求。歡迎來到分布式異構(gòu)處理(DistributedHeterogeneousProcessing,DHP)的時代DHP是一種全新的低功耗解決方案，使用本地算法而不是云端算法，使用不同的處理器而不是功耗很高的應(yīng)用處理器(AP)。通過這種設(shè)計，設(shè)計工程師可以使用并行處理技術(shù)滿足復(fù)雜協(xié)處理的新需求，使用本地數(shù)字信號處理器(DSP)執(zhí)行重復(fù)的數(shù)據(jù)處理任務(wù)，降低功耗并使應(yīng)用處理器不再參與某些處理任務(wù)，從而使其能夠長時間地處于睡眠模式以節(jié)省系統(tǒng)功耗和延長電池使用時間。

分布式異構(gòu)處理——本地處理可降低功耗并加速響應(yīng)

更多存儲空間、更多DSP萊迪思半導(dǎo)體公司為iCE40UltraFPGA產(chǎn)品系列添加了新成員，可滿足對于DHP計算需求，幫助設(shè)計工程師實現(xiàn)功耗更低的解決方案，相比上一代產(chǎn)品具備8倍的存儲空間和2倍的DSP。全新的iCE40UltraPlusFPGA擁有更多邏輯資源，靜態(tài)電流仍僅需75μA，而上代產(chǎn)品的靜態(tài)電流為71μA。iCE40UltraPlusFPGA提供多種封裝尺寸，使得設(shè)計工程師能夠為當(dāng)今競爭激烈的移動市場快速構(gòu)建并且極具吸引力的解決方案，滿足下一代消費電子、移動、物聯(lián)網(wǎng)邊緣和工業(yè)產(chǎn)品的嚴苛處理需求。該全新的FPGA屬于低功耗iCE40產(chǎn)品線。iCE40Ultra系列結(jié)合了低功耗和高度集成的功能等特性，包括多個16x16位乘法器塊以及超小的封裝尺寸。全新iCE40UltraPlusFPGA為用于重復(fù)數(shù)字處理的低功耗并行處理解決方案提供所需的全部關(guān)鍵資源。1.1Mbit低功耗SP-SRAM、8個乘法器/累加器塊用于信號處理，高達5280LUT用于用戶邏輯，以及用于瞬時啟動應(yīng)用的非易失性配置存儲器，iCE40UltraPlus解決方案為設(shè)計工程師實現(xiàn)實時傳感器緩存、聲束形成音頻子系統(tǒng)和其他重復(fù)計算密集型應(yīng)用提供了理想的藍圖。該器件也可以用于支持各種橋接、緩存和顯示應(yīng)用，助力加速下一代移動和工業(yè)應(yīng)用的創(chuàng)新。

萊迪思iCE40UltraPlusFPGA框圖

全新的iCE40UltraPlusFPGA還添加了可提供設(shè)計靈活性的可編程I/O、支持始終在線攝像頭應(yīng)用的I3C接口(由MIPI定義的全新高帶寬數(shù)據(jù)和控制傳感器接口)以及內(nèi)置振蕩器，能夠降低功耗和BOM成本。功能豐富的iCE40UltraPlusFPGA靜態(tài)功耗低至75μA，封裝尺寸小至2.15x2.55mm，適用于要求功耗極小、空間受限的消費電子類應(yīng)用。該器件還提供QFN封裝，支持工業(yè)和其他消費電子類應(yīng)用使用的低成本PCB組裝。為了加速產(chǎn)品開發(fā)，萊迪思半導(dǎo)體公司提供iCE40UltraPlusFPGA系列的整套工具以及評估樣片和開發(fā)板。萊迪思iCE40UltraPlusFPGA能夠加速產(chǎn)品上市進程的另一個因素是認識到了嵌入式系統(tǒng)開發(fā)工程師所具備的特殊經(jīng)驗技能。盡管FPGA歷史悠久并且也得到了廣泛的采用，但相比MCU而言仍是設(shè)計工程師們不太熟悉的產(chǎn)品。這一點都不奇怪，現(xiàn)在懂得MCU編程的工程師要比懂得FPGA編程的多得多。開發(fā)工程師現(xiàn)在可以通過在iCE40UltraPlusFPGA中實現(xiàn)軟核處理器來解決這個問題。事實上，大容量SPRAM和固化的DSP塊使iCE40UltraPlusFPGA成為實現(xiàn)軟核處理器的理想平臺。為了支持這些解決方案，RISC-V組織發(fā)布了一個開源、可擴展、高效的處理器設(shè)計。在近的RISC-V研討會上，有兩家公司使用RISC-V開源軟件工具和LatticeFPGA工具實現(xiàn)了基于萊迪思iCE40UltraPlusFPGA的RISC-V軟核。這兩家的公司的行動證明iCE40UltraPlusFPGA可用于開發(fā)高度集成并行加速器的專用軟處理器，并且開發(fā)成本非常低。這為具備MCU技能的工程師提供了前所未有的靈活性。潛在應(yīng)用iCE40UltraPlusFPGA具備的嵌入式DSP支持設(shè)計工程師運行更高質(zhì)量的算法，而1Mbit片上SRAM則允許系統(tǒng)在較低功耗的狀態(tài)下緩存數(shù)據(jù)。在越來越多的系統(tǒng)中，設(shè)計工程師需要一個器件作為應(yīng)用處理器的協(xié)處理器，并且可以在系統(tǒng)關(guān)閉時處理和分析數(shù)據(jù)，然后喚醒應(yīng)用處理器以執(zhí)行更復(fù)雜的功能。潛在的應(yīng)用幾乎是無限的。例如，可穿戴或白色家電市場中的許多解決方案都需要用于大容量幀緩存和接口橋接的器件。iCE40UltraPlusFPGA憑借其大容量片上SRAM可支持實時工作顯示屏，而此時應(yīng)用處理器仍能處于睡眠模式。同時，iCE40UltraPlusFPGA還可以實現(xiàn)MCU和顯示器之間的橋接。該FPGA支持MIPIDSI或并行接口，為自定義圖形加速以及I/O擴展提供靈活性。顯示驅(qū)動器和圖形引擎的結(jié)合可媲美低成本GPU，而功耗卻大大降低。在第二類應(yīng)用中，許多電池供電的設(shè)備需要實時傳感器緩存，以便在應(yīng)用處理器處于睡眠模式時執(zhí)行傳感和檢測加速。這些器件必須屏蔽假喚醒，使得應(yīng)用處理器更長時間地處于睡眠模式。在這類應(yīng)用中，iCE40UltraPlusFPGA可應(yīng)用于各種傳感器和應(yīng)用處理器之間以處理喚醒觸發(fā)，如用于計步器上的雙擊或“搖一搖喚醒”技術(shù)。類似的應(yīng)用還有動作檢測以及指紋、手勢或虹膜掃描等。

實時傳感器緩存

這些功能都需要兩步過程。首先，系統(tǒng)必須確定是否發(fā)生了適當(dāng)?shù)膯拘褎幼鳌Ｆ浯?，系統(tǒng)必須確定所使用的手勢或指紋是否正確以獲得對系統(tǒng)的訪問。對于以前的應(yīng)用而言，如果發(fā)生了適當(dāng)?shù)膭幼?，F(xiàn)PGA就會喚醒應(yīng)用處理器。而iCE40UltraPlusFPGA憑借其大容量片上存儲空間，現(xiàn)在可以在系統(tǒng)喚醒之前執(zhí)行上述兩個步驟，從而使得應(yīng)用處理器更長時間地處于睡眠模式。iCE40UltraPlusFPGA的第三類潛在應(yīng)用是聲束形成。現(xiàn)在的系統(tǒng)常常需要增強的音頻處理功能，將特定的音頻信號與高噪聲環(huán)境分離。一個典型應(yīng)用就是系統(tǒng)必須在多人正在說話的房間中檢測并接受來自一個人的語音命令。使用多個麥克風(fēng)陣列和波束成形技術(shù)可檢測特定的聲音并濾除不需要的噪聲。亞馬遜近推出的Echo平臺是一個很好的例子。這種免提音箱使用波束成形技術(shù)和7個麥克風(fēng)，可以從室內(nèi)環(huán)境中辨別出用戶的聲音，即使室內(nèi)正播放著音樂也沒問題。然而，大多數(shù)應(yīng)用處理器僅支持兩個麥克風(fēng)。而且這些系統(tǒng)通常必須始終開啟并且使用電池供電，對于大功耗的應(yīng)用處理器而言是難以完成的任務(wù)。那么設(shè)計工程師該如何實現(xiàn)24小時不間斷并以功耗支持多達七個不同麥克風(fēng)輸入的波束成形解決方案呢?一種方法是將麥克風(fēng)陣列連接到一片低功耗的iCE40UltraPlusFPGA。

麥克風(fēng)陣列聲束形成

上述解決方案支持多個數(shù)字麥克風(fēng)PDM輸入。片上乘法器和累加器(MAC)塊可用于PDM抽取和濾波，F(xiàn)PGA的大容量存儲空間則可支持麥克風(fēng)延遲線。這種方案也為系統(tǒng)設(shè)計工程師提供了更多創(chuàng)新空間。他們可以使用片上MAC和FPGA構(gòu)建高度靈活的波束形成濾波器或噪聲消除系統(tǒng)以及音頻均衡功能。iCE40UltraPlusFPGA可通過各種工業(yè)接口(如I2S、soundwire、SlimBu等)連接到音頻處理器。與任何基于FPGA的解決方案一樣，設(shè)計工程師可以使用片上嵌入式DSP、邏輯和存儲器資源構(gòu)建高度定制解決方案并快速推向市場。信號聚合萊迪思iCE40UltraPlusFPGA提供的資源也可用于大大簡化移動設(shè)備中的印刷電路板(PCB)布局。低成本傳感器的快速增長以及實時在線監(jiān)測和環(huán)境感知計算的出現(xiàn)給PCB設(shè)計工程師帶來了新的挑戰(zhàn)。移動設(shè)備中的每種新型傳感器必須與應(yīng)用處理器進行通信。這些系統(tǒng)經(jīng)常使用I2C、I3C、SPI、UART和MIPIDPHYCSI-2等接口。設(shè)計工程師可能要在單個產(chǎn)品中管理多達40個傳感器到應(yīng)用處理器的信號。通常情況下，圍繞著移動設(shè)備電池的一般有兩塊PCB。這些PCB通常使用提供有限EMI屏蔽的柔性線纜連接。柔性線纜被限制為兩層以盡可能降低成本。因此電路板布局工程師可能需要應(yīng)對在具有信號振鈴和其他可靠性問題的雙層線纜上傳輸多達40個信號的挑戰(zhàn)。利用萊迪思iCE40UltraPlusFPGA的特性來聚合這些系統(tǒng)中的許多信號是一種簡化上述工作的方法。將iCE40UltraPlusFPGA放在傳感器旁，PCB設(shè)計工程師可以使用簡單的單針或雙針接口將多個不同的信號聚合并傳輸?shù)綉?yīng)用處理器。

萊迪思iCE40FPGA為信號聚合和快速布局調(diào)整提供了靈活的I/O中心

實現(xiàn)信號聚合帶來的好處并不僅限于此。如上文所述，萊迪思iCE40UltraPlusFPGA可提供大量的計算資源。片上查找表(LookUpTable,LUT)和DSP可用于執(zhí)行更多的本地化DHP任務(wù)。例如，聲束形成系統(tǒng)必須喚醒應(yīng)用處理器以檢測和驗證指令中的關(guān)鍵短語。而使用信號聚合時，設(shè)計工程師可以利用iCE40UltraPlusFPGA的本地資源在喚醒應(yīng)用理器之前檢測和驗證關(guān)鍵短語。這種方法不僅為用戶提供了對關(guān)鍵短語的更快響應(yīng)，它還通過使應(yīng)用處理器在睡眠模式中保持更長時間而降低了系統(tǒng)功耗。信號聚合大大簡化了應(yīng)用處理器PCB板的布局。通過化板上信號的數(shù)量，設(shè)計工程師可以更容易地滿足復(fù)雜的布局規(guī)則并更快地完成電路板布局。，使用iCE40UltraPlusFPGA實現(xiàn)信號聚合可帶來巨大的設(shè)計靈活性。設(shè)計工程師可以重新配置iCE40UltraPlusFPGA上任何接口的位置以簡化電路板布局。在這種情況下，