實(shí)驗(yàn)一門電路邏輯功能及測試實(shí)驗(yàn)?zāi)康?．熟悉門電路邏輯功能2．熟悉數(shù)字電路學(xué)習(xí)機(jī)使用方法二．實(shí)驗(yàn)儀器及材料１．DVCC-D2JH通用數(shù)字電路實(shí)驗(yàn)箱2．器件74LS00二輸入端四與非門1片74LS08二輸入端四與門1片74LS86二輸入端四異或門1片74LS32二輸入端四或門1片7144714431VCC＆2Y測試門電路邏輯功能（例如74LS00）在實(shí)驗(yàn)板14引腳區(qū)找到與非門74LS00芯片，按右圖接線，輸入端接Ｋ0—Ｋ15(開關(guān)量輸入端任意兩個(gè)),輸出端接Ｌ0—Ｌ15（開關(guān)量輸出任意一個(gè))將電平開關(guān)按下表置位，分別測出其邏輯狀態(tài)．輸入輸出12Y000110112、按附錄中引腳圖接線，分別驗(yàn)證或門74LS32、與門74LS08、異或門74LS86的邏輯功能31312＆SY利用與非門控制輸出．＆3＆312654＆SYＳ接任一電平開關(guān)，用發(fā)光二極管觀察Ｓ對(duì)輸出脈沖的控制作用．四．實(shí)驗(yàn)報(bào)告1．按各步聚要求填表。２．回答問題：（１）怎樣判斷門電路邏輯功能是否正常？（２）與非門一端輸入接連續(xù)脈沖，其余端什么狀態(tài)時(shí)允許脈沖通過？什么狀態(tài)時(shí)禁止脈沖通過？實(shí)驗(yàn)二組合邏輯電路(半加器、全加器及邏輯運(yùn)算)實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的功能測試驗(yàn)證半加器和全加器的邏輯功能實(shí)驗(yàn)器件74LS00二輸入端四與非門1片74LS86二輸入端四異或門1片74LS32二輸入端四或門1片74LS08二輸入端四與門1片實(shí)驗(yàn)內(nèi)容１、測試用異或門(74LS86)和與非門組成的半加器的邏輯功能。根據(jù)半加器的邏輯表達(dá)式可知，半加器Y是A、B的異或，BABAZY=1＆＆集成異或門和二個(gè)與非門組成如右圖（1）在學(xué)習(xí)機(jī)上用異或門和與門接成以上電路。A、B接電平開關(guān)Y、Z接電平顯示。（2）按下表要求改變A、B狀態(tài)，填表輸入端A0101B0011輸出端YZ２、測試全加器的邏輯功能。=1&=1&ABSOCO=1C&≥1（2）按下表要求改變A、B、C狀態(tài)，填表ABCSOCO000001010011100101110111四、實(shí)驗(yàn)報(bào)告（１）按要求填表（２）分析如何使用適當(dāng)?shù)拈T電路實(shí)現(xiàn)半加器與全加器的功能實(shí)驗(yàn)三譯碼器、數(shù)據(jù)選擇器和總線驅(qū)動(dòng)器一、實(shí)驗(yàn)?zāi)康氖煜ぜ勺g碼器。了解集成譯碼器應(yīng)用。二、實(shí)驗(yàn)儀器及材料74LS1383—8線譯碼器2片74LS153雙4選1數(shù)據(jù)選擇器1片74LS244單向三態(tài)數(shù)據(jù)緩沖器1片74LS245雙向三態(tài)數(shù)據(jù)緩沖器1片74LS20四輸入端二與門1片三、實(shí)驗(yàn)內(nèi)容1、譯碼器功能測試圖3.1為3—8線74LS138引腳圖。表3.1為74LS138功能表，其中A2、A1、A0為地址輸入端，～為譯碼輸出端，S1、、為使能端。表3.1為74LS138功能表，當(dāng)S1＝1，＋＝0時(shí)，器件使能，地址碼所指定的輸出端有信號(hào)（為0）輸出，其它所有輸出端均無信號(hào)（全為1）輸出。當(dāng)S1＝0，＋＝X時(shí)，或S1＝X，＋＝1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。圖3.13圖3.13—8線譯碼器74LS138引腳圖排列表3.1輸入輸出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110２、用一片74LS138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能（1）寫出全減器的真值表（2）畫出實(shí)現(xiàn)其功能的邏輯電路圖3、用兩片74LS138組合成一個(gè)4—16線譯碼器，理解3.2電路接線圖，并進(jìn)行實(shí)驗(yàn)驗(yàn)證邏輯功能圖3.2圖3.2用兩片74LS138組合成4/16譯碼器4、數(shù)據(jù)選擇器的測試及應(yīng)用（1）將雙4選1數(shù)據(jù)選擇器74LS153參照?qǐng)D3.3接線，測試其功能并填寫功能表。（2）用雙4選1數(shù)據(jù)選擇器74LS153實(shí)驗(yàn)全加器a寫出設(shè)計(jì)過程b畫出接線圖c驗(yàn)證邏輯功能輸入輸出A1A0Q1××0000D0001D1010D2011D3圖3.374LS153引腳功能圖3.374LS153引腳功能5、總線驅(qū)動(dòng)器74LS244、74LS245邏輯功能測試74LS244是8路3態(tài)單向緩沖驅(qū)動(dòng),也叫做總線驅(qū)動(dòng)門電路或線驅(qū)動(dòng)。它有8個(gè)三態(tài)驅(qū)動(dòng)器,分成兩組，分別由控制端1G和2G控制，可以增加信號(hào)的驅(qū)動(dòng)能力，其引腳圖與功能表如下：輸入輸出AYLLLLHHHXZ74LS245為雙向三態(tài)數(shù)據(jù)緩沖器，可以雙向傳輸數(shù)據(jù)，具有雙向三態(tài)功能，既可以輸出，也可以輸入數(shù)據(jù)，內(nèi)部有16個(gè)三態(tài)驅(qū)動(dòng)器，每個(gè)方向8個(gè)其中為控制端，DIR端控制驅(qū)動(dòng)方向。當(dāng)=0時(shí)：DIR=1數(shù)據(jù)方向從左到右（輸出允許）DIR=0數(shù)據(jù)方向從右到左（輸入允許）74LS245引腳圖與功能表如下：輸入數(shù)據(jù)傳送方向DIRLLB→ALHA→BHX高阻狀態(tài)四、實(shí)驗(yàn)報(bào)告1．畫出實(shí)驗(yàn)內(nèi)容要求的接線圖2．總結(jié)譯碼器和數(shù)據(jù)選擇與總線驅(qū)動(dòng)器的使用體會(huì)實(shí)驗(yàn)四時(shí)序邏輯電路觸發(fā)器實(shí)驗(yàn)?zāi)康氖煜げ⒄莆誖-S，D觸發(fā)器的構(gòu)成，工作原理和功能測試方法學(xué)會(huì)用D觸發(fā)器構(gòu)造寄存器、加1、減1計(jì)數(shù)器的方法。實(shí)驗(yàn)器件74LS00二輸入端四與非門1片74LS74雙D觸發(fā)器1片74LS112雙下降沿JK觸發(fā)器1片三、實(shí)驗(yàn)內(nèi)容基本R-S功能測試：兩個(gè)TTL與非門首尾相接構(gòu)成的基本R-S的電路如圖所示試按下面的順序在，端加信號(hào)：觀察并記錄、端的狀態(tài)。將結(jié)果填入下表中，并說明其功能？412412563Q＆＆邏輯功能01111011(2)當(dāng),都接低電平時(shí)，觀察、端的狀態(tài)。當(dāng),同時(shí)由低電平跳為高電平時(shí)，注意觀察、端的狀態(tài)，重復(fù)3~5次看，端的狀態(tài)是否相同，以正確理解“不定”狀態(tài)的含義。維持——阻塞型D觸發(fā)器功能測試雙D型正邊沿維持——阻塞型觸發(fā)器74LS74的邏輯符號(hào)如圖所示。圖中,端為異步置1端，置0端（或稱異步置位，復(fù)位端）。CP為時(shí)鐘脈沖端。試按下面步驟做實(shí)驗(yàn)：按圖接線，改變輸入端、、CP、D端，觀察并記錄輸出端、的狀態(tài)并填表。CPDD觸發(fā)器邏輯符號(hào)6D觸發(fā)器邏輯符號(hào)645132DQ01XX0110XX0111↑00111↑101３、負(fù)邊沿J-k觸發(fā)器功能測試雙J-K負(fù)邊沿觸發(fā)器74LS112芯片的邏輯符號(hào)如圖4.3所示。自擬實(shí)驗(yàn)步驟測試其功能，并將結(jié)果填入表4.3中。若令J=K=1時(shí)，CP端加連續(xù)脈沖，用雙蹤示波器觀察Q~CP的波形，和DFF的Ｄ和端相連時(shí)觀察到的Q端的波形相比較，有何異同點(diǎn)QK圖4.3J-KFF邏輯符號(hào)JK01XXXX10XXXX110X0111X011X0111X11４、觸發(fā)器功能轉(zhuǎn)換（１）分別將Ｄ觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，列出邏輯表達(dá)式，畫出實(shí)驗(yàn)電路圖（２）接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較兩者關(guān)系。四、實(shí)驗(yàn)報(bào)告１、整理實(shí)驗(yàn)數(shù)據(jù)并填表。２、寫出實(shí)驗(yàn)內(nèi)容3、４的實(shí)驗(yàn)步驟及表達(dá)式３、畫出實(shí)驗(yàn)4的電路圖及相應(yīng)表格。實(shí)驗(yàn)五寄存器及其應(yīng)用實(shí)驗(yàn)?zāi)康耐ㄟ^實(shí)驗(yàn)進(jìn)一步熟悉寄存器的工作原理，熟悉和了解寄存器芯片的功能測試及其應(yīng)用電路。學(xué)會(huì)正確使用集成寄存器的電路。實(shí)驗(yàn)儀器及材料74LS194４位雙向移位寄存器2片74LS00四２輸入與非門1片74LS3738D型鎖存器1片實(shí)驗(yàn)內(nèi)容1、移位寄存器功能測試４位雙向移位寄存器74LS194芯片的邏輯符號(hào)如圖5.1所示。芯片具有下述功能：．具有４位串入、并入與并出結(jié)構(gòu)。．脈沖上升沿觸發(fā)；可完成同步并入，串入左移位、右移位和保持等四種功能。．有直接清零端圖5.174LS194邏輯符號(hào)圖中D0~D3為并行輸入端，Q0~Q3為并行輸出端；Dsr,Dsl為右移，左移串行輸入端；Cr為清零端；MB、MA為方式控制，作用如下：圖5.174LS194邏輯符號(hào)MBMA＝00保持MBMA＝01右移操作MBMA＝10左移操作MBMA＝11并行送數(shù)熟悉各引腳的功能，完成芯片的接線，測試74LS194的功能，并將結(jié)果填入下表中。表5.1MBMACPDSRDSLd0d1d2d3Q0Q1Q2Q30XXXXXXXXX1XX0XXXXXX111↑XXd0d1d2d3101↑1XXXXX101↑0XXXXX110↑X1XXXX110↑X0XXXX100XXXXXXX2、移位寄存器的應(yīng)用74LS194芯片構(gòu)成的８位移位寄存器用兩片74LS194芯片構(gòu)成的８位移位寄存器電路如圖所示.當(dāng)MBMA的取值分別為（00,01,10,11）時(shí)逐一檢測電路的功能，結(jié)果列成功能表的形式。8位移位寄存器8位移位寄存器3、驗(yàn)證8D鎖存器的邏輯功能74LS373是一種帶輸出三態(tài)門的8D鎖存器，其芯片引腳圖如下圖其中：1D～8D為8個(gè)輸入端；1Q～8Q為8個(gè)輸出端G為數(shù)據(jù)打入端：當(dāng)G為“1”是，鎖存器輸出狀態(tài)（1Q～8Q）同輸入狀態(tài)（1D～8D）當(dāng)G由“1”變“0”，數(shù)據(jù)打入鎖存器中。OE為輸出允許端：當(dāng)=0時(shí)，三態(tài)門打開；當(dāng)=1時(shí)，三態(tài)門關(guān)閉，輸出呈高阻。GDnQnHLHHHLLLLLXQXHXZ其功能表如下：實(shí)驗(yàn)六計(jì)數(shù)器MSI芯片的應(yīng)用一、實(shí)驗(yàn)?zāi)康膶W(xué)會(huì)正確使用計(jì)數(shù)器芯片，熟悉和了解其應(yīng)用電路。二、實(shí)驗(yàn)儀器及材料TTL芯片：74LS160/161十進(jìn)制／十六進(jìn)制同步計(jì)數(shù)器2片74LS00四2輸入與非門1片74LS20四輸入雙與非門1片三、實(shí)驗(yàn)內(nèi)容１、計(jì)數(shù)器芯片74LS160/161功能測試74LS160為同步十進(jìn)制計(jì)數(shù)器，74LS161為同步十六進(jìn)制計(jì)數(shù)器。帶直接清除端的同步可預(yù)置數(shù)的計(jì)數(shù)器74LS160/161的邏輯符號(hào)如圖6.1所示：圖6.174LS160/161邏輯符號(hào)圖6.174LS160/161邏輯符號(hào)S1S2CP芯片功能0XXXX1XX011111011X1X01X表6.174LS160/74LS161功能表置數(shù)端表6.174LS160/74LS161功能表清零端S1S2工作方式端Qcc進(jìn)位信號(hào)D0,D1,D2,D3數(shù)據(jù)輸入端QD,QC,QB,QA數(shù)據(jù)輸出端完成芯片的接線，測試74LS160或74LS161芯片的功能，將結(jié)果填入表6.1中任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法“1“1”“1”＆““1”＆“1”圖A圖B當(dāng)實(shí)現(xiàn)十以上進(jìn)制計(jì)數(shù)器時(shí)可將多片級(jí)連使用。圖6.2是60進(jìn)制計(jì)數(shù)的一種方案,兩片74LS160芯片構(gòu)成的同步六十進(jìn)制計(jì)數(shù)電路如圖6.2所示。(1)按圖接線。用點(diǎn)動(dòng)脈沖作為CP的輸入，74LS160(II)、(I)的輸出端QD、QC、QB、QA分別接學(xué)習(xí)機(jī)上七段ＬＥＤ數(shù)碼管的輸入端。觀察在點(diǎn)動(dòng)脈沖作用下，數(shù)碼管顯示的數(shù)字變化。(2)圖6.2接線是否正確,若不正確如何改正,并分析為什么?圖6.2六十進(jìn)制計(jì)數(shù)電路圖6.2六十進(jìn)制計(jì)數(shù)電路3、除圖6.2所示六十進(jìn)制計(jì)數(shù)電路之外,請(qǐng)用兩片74LS161芯片實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)電路.試畫出電路接線圖,并用實(shí)驗(yàn)驗(yàn)證其功能。附錄ⅠDVCC-D2JH數(shù)字電路實(shí)驗(yàn)箱⒀⒀⑿⑨⑧⑧⑦⑥⑤④③②①①①⑩⑾⑾①電源：輸入：AC220V10%輸出：DC5V/3A,DC12V/0.5A②單脈沖：有四路單脈沖電路，每路產(chǎn)生一個(gè)寬的正單脈沖和一個(gè)窄的正單脈沖，其中二路在產(chǎn)生正脈沖的同時(shí)還產(chǎn)生一個(gè)負(fù)脈沖。寬單脈沖的和負(fù)脈沖的寬度與按下按鍵的時(shí)間一致，窄單脈沖寬度與輸入的時(shí)鐘信號(hào)相等。按下一個(gè)按鍵，能夠在四個(gè)輸出上各產(chǎn)生一個(gè)窄單脈沖，四個(gè)單脈沖依次相差一個(gè)時(shí)鐘周期。③固定脈沖：有