第6章

用VHDL語言進(jìn)行集成電路設(shè)計現(xiàn)代電子設(shè)計方法概論本章闡述在VHDL程序設(shè)計完成之后，怎樣進(jìn)行處理，才能完成集成電路設(shè)計的過程。計算機(jī)的應(yīng)用促進(jìn)了新學(xué)科的誕生。EDA工程就是以計算機(jī)為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件為實(shí)驗(yàn)載體,以ASIC、SOC芯片為設(shè)計目標(biāo)，以電子系統(tǒng)設(shè)計為應(yīng)用方向電子產(chǎn)品自動化設(shè)計過程?，F(xiàn)代電子設(shè)計方法是現(xiàn)代電子設(shè)計的基礎(chǔ)，是電子線路原理設(shè)計，電子系統(tǒng)整機(jī)設(shè)計,集成電路芯片設(shè)計的方法學(xué)?，F(xiàn)代電子設(shè)計方法的研究目標(biāo)主要是怎樣用VHDL語言設(shè)計超大規(guī)模專用集成電路（ASIC），怎樣對一片超大規(guī)模集成電路進(jìn)行功能劃分，VHDL語言描述、邏輯綜合、仿真分析、形式驗(yàn)證、設(shè)計實(shí)現(xiàn)是現(xiàn)代電子設(shè)計方法要解決的主要問題。

電子設(shè)計技術(shù)的進(jìn)展經(jīng)典電子設(shè)計方法的特征采用自下而上的（BottomUP）的設(shè)計方法。:采用通用元器件，每個元器件的功能都是確定的，利用這些元器件搭建目標(biāo)功能模塊。設(shè)計者必須對成千上萬種通用元器件的性能特點(diǎn)熟練掌握，并且元器件容易購到，成本較低。在硬件模塊電路構(gòu)成之后才能進(jìn)行硬件、軟件調(diào)試。如果設(shè)計過程中的問題到后期才會被發(fā)現(xiàn)，這就可能造成推翻設(shè)計重新開始的危險，使設(shè)計周期大大加長，延誤了電子產(chǎn)品的按時推出。設(shè)計文件以電路原理圖為核心。

EDA工具電子設(shè)計技術(shù)由于計算機(jī)技術(shù)的發(fā)展而產(chǎn)生了巨大變化。由于電子科學(xué)是計算機(jī)科學(xué)的基礎(chǔ)，計算機(jī)學(xué)科的發(fā)展離不開電子學(xué)科的支持，但是計算機(jī)科學(xué)又反作用于電子科學(xué)，加速了電子學(xué)科的發(fā)展。這樣構(gòu)成了一個閉環(huán)正反饋系統(tǒng)，使的電子設(shè)計技術(shù)很快由計算機(jī)輔助設(shè)計（ECAD）階段進(jìn)入了電子設(shè)計自動化(EDA)階段。

EDA工程概念EDA工程領(lǐng)域硬件描述語言EDA工具EDA理論基礎(chǔ)實(shí)現(xiàn)載體設(shè)計方法學(xué)流片EDA工程的實(shí)現(xiàn)載體---FPGA器件

一個電子系統(tǒng)可能由數(shù)萬個中小規(guī)模集成電路構(gòu)成，這就帶來了體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是采用ASIC(ApplicationSpecificIntegratedCircuits)芯片進(jìn)行設(shè)計。

其優(yōu)點(diǎn)是：芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低。缺點(diǎn)是：開發(fā)周期長，費(fèi)用高，只適合大批量的產(chǎn)品開發(fā)。分為：全定制ASIC，半定制ASIC，可編程ASIC（也稱為可編程專用集成電路）。

FPGA器件EDA工程的設(shè)計語言---VHDL語言

VHDL是一種全方位的硬件描述語言，支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設(shè)計層次，支持結(jié)構(gòu)描述、數(shù)據(jù)流描述和行為描述及三種形式的混合描述。VHDL語言覆蓋了多種硬件語言的功能，“自頂向下”或“自底向上”的電子系統(tǒng)設(shè)計過程都可以用VHDL語言來完成。

VHDL語言設(shè)計描述和系統(tǒng)建模IP設(shè)計和SOC設(shè)計

將整個電子系統(tǒng)集成在同一芯片上，稱為片上系統(tǒng)（SOC）。

產(chǎn)品設(shè)計日益復(fù)雜，產(chǎn)品的生命周期不斷縮短，因而要求設(shè)計出更新、更快、更廉價的產(chǎn)品。在設(shè)計印刷電路板時采用IP模塊設(shè)計方法，以及提供順暢且可靠的設(shè)計流程至關(guān)重要。即：項目設(shè)計→ASIC設(shè)計→IP模塊設(shè)計→PCB設(shè)計→

仿真設(shè)計→測試設(shè)計。在PCB設(shè)計之前先設(shè)計ASIC芯片，盡量減少板上元件數(shù)目，提高集成度，提高可靠性。

設(shè)計描述和系統(tǒng)建模軟IP核與硬IP核軟IP是用硬件描述語言設(shè)計的具有一定電路功能的程序模塊。硬IP是在軟IP的基礎(chǔ)上，結(jié)合半導(dǎo)體工藝、設(shè)計規(guī)則而生成的集成電路版圖。

軟、硬IP的概念設(shè)計復(fù)用方法IP（intelligentproperty）模塊設(shè)計不僅是集成電路設(shè)計公司的重要任務(wù)，也是EDA工具開發(fā)公司的實(shí)力表現(xiàn)，一套EDA工具，它提供的IP模塊越豐富，用戶的設(shè)計就越方便、越容易。

關(guān)于應(yīng)該使用哪種類型的IP至今仍有爭議。究竟是使用需要VHDL代碼進(jìn)入綜合和布局布線過程的軟IP，還是使用芯片中物理掩膜布局已得到證明的硬IP，要根據(jù)設(shè)計項目的具體情況來確定。

IP復(fù)用流程硬IP的復(fù)用流程

軟IP的復(fù)用流程

設(shè)計綜合高層次綜合

高層次綜合范疇高層次綜合流程

設(shè)計鄭仿真仿真床（em獸ul燙at名io廉n），利用智計算枝機(jī)硬素件平湖臺，ED瘡A工程考設(shè)計飽環(huán)境嫩，搭劣建虛屆擬的敏設(shè)計梢系統(tǒng)圈，在犁計算著機(jī)上源進(jìn)行付波形紀(jì)分析漠，時暖序分盞析，饅功能縫驗(yàn)證動的過惜程稱夢為仿茄真。ED俱A工具翁的不嘴完備擺，設(shè)甩計項躬目的恒修改徒，描儀述文郵件的查錯誤莊等原胖因，保都使譯設(shè)計井項目戒需要粒仿真忽、驗(yàn)蛋證。仿真眠的層黨次:電路葛級仿惑真;邏輯編仿真;開關(guān)辛級仿優(yōu)真;寄存鵝器傳竿輸級茄仿真;高層生次仿絞真。仿真余系統(tǒng)逃構(gòu)成常用科仿真愉方法在ED籍A工程吸領(lǐng)域密，仿渣真分值為功怪能仿神真和蘋時序消仿真搏。前負(fù)者驗(yàn)綿證設(shè)絨計模犬塊的模邏輯等功能穗，后袋者用趨于驗(yàn)冠證設(shè)列計模蠻塊的翼時序飼關(guān)系咽；無燥論是恢功能遼仿真像，還限是時全序仿樂真，授其仿郵真方跌法有尊兩種牙：交互圾式仿瞇真方岡法測試六平臺嗓法集成訪系統(tǒng)尼設(shè)計租方法在同迷一個附芯片捐上集眉成了投控制阻部件虛（微語處理疫器、配存儲獨(dú)器、I/隙O接口學(xué)）和梳執(zhí)行始部件醬（微叢型開駐關(guān)，牲微機(jī)班械）叢，能襯夠自專成體惑系，凍獨(dú)立朋工作纏的芯響片稱鏟為系蝦統(tǒng)芯蜜片片上墓系統(tǒng)躬的設(shè)俘計方余法：1.系統(tǒng)摔設(shè)計；2.綜合（邏輯僅綜合/行為尖綜合）；3.分層抽設(shè)計帝方法可編拾程系濕統(tǒng)芯產(chǎn)片設(shè)溪計1.可編怪程系密統(tǒng)芯臘片結(jié)元構(gòu)復(fù)雜專的FP缺GA結(jié)構(gòu)降從系帥統(tǒng)集磁成、盼系統(tǒng)肝存儲銹、系蟻統(tǒng)時張鐘和常系統(tǒng)拜接口曲方面返滿足券片上驢系統(tǒng)炊設(shè)計玩要求獅。2.可編酷程系部統(tǒng)級車芯片程的設(shè)賽計方匹法可編端程邏謹(jǐn)輯器壓件(P找LD覺)在規(guī)絞模、制速度子、嵌赴入式欄處理帶器內(nèi)偷核及搬其它IP供應(yīng)詳?shù)确皆姑娴鸟v進(jìn)步身，可諸以實(shí)木現(xiàn)系暫統(tǒng)級覆可編積程芯趕片的像設(shè)計著。這秋需要霉一種龍結(jié)構(gòu)培清晰醫(yī)的系生統(tǒng)級虹方法誦來處緣瑞理系灘統(tǒng)級遵設(shè)計忌復(fù)雜腦性。片上攜系統(tǒng)保的測壩試方筋法傳統(tǒng)AT腹PG技術(shù)新的DF嫌T技術(shù)--素-內(nèi)置向式自膀測(B鍋IS切T)片上犯系統(tǒng)顫的測論試方掃法嵌入結(jié)式SR薄AM典型BI妄ST電路記框圖片上努系統(tǒng)巷設(shè)計咽關(guān)鍵（1）IP核重難用（2）形基式驗(yàn)嬌證（3）測雁試校嘆準(zhǔn)（4）可咽再配聯(lián)置計所算（5）布低局規(guī)僵劃（6）軟群硬件桐協(xié)同檔驗(yàn)證集成洽電路鋼設(shè)計匪的實(shí)伴驗(yàn)室軌實(shí)現(xiàn)素方法由語債言描汽述、逆符號蛛描述午、幾漸何描葉述等貢不同泉設(shè)計并形式或做出尋的項叛目設(shè)字計文袖檔，喪最后者轉(zhuǎn)化擠為硬鐘件實(shí)行物的亡過程小，稱尾為設(shè)越計實(shí)鉗現(xiàn)。設(shè)計嗓和實(shí)博現(xiàn)的頓關(guān)系基于VH漲DL設(shè)計牧描述我們慚用一倦個需偶要特麗定資繭源的船設(shè)計敢實(shí)體賓作為瘋設(shè)計怕實(shí)現(xiàn)手的舉瞇例。勾例四位猾計數(shù)病器。li唐br媽ar國yie卻ee；us科e機(jī)ie系ee蕉.s守td銷_l柔og雜ic挨_1衛(wèi)16頭4.妹al孝l；us吃ewo飛rk券.s鄙td血_a該ri抽th食.a概ll；en坦ti佛ty波c攜ou躁nt煉er朋i呆s洋po壤rt(cl暑k，re中se咽t:臥i障n拖st笛d_晝lo遣gi時c；co紗un障t:猴bu奶ff夢er產(chǎn)s搏td湖_l掏og忍ic匆_v跪ec個to屈r(3do紐奉wn乓to0))；en解d夕co懲un史te涉r；ar盾ch噸it吩ec鴉tu儲rear陰ch部co嫂un歷te肯rof養(yǎng)c模ou斜nt擇er莫i油sbe郵gi增nup伴co雙un燙t:灑pr撞oc汗es喂s(cl管k，re背se鑰t)be扭gi惑nif收r趣es染et豆=雁'1償't毒he場nco燙un坐t捕<=譽(yù)"鐘10姓10朝"；el圖si號f(cl娛k'眨ev字en納tan踏dcl素k='撤1')th妙enco炒un弟t膚<=濫c伐ou風(fēng)nt謠+思1；en妹d宗if；en肉d爹pr稼oc侍es撤sup爸co姐un嫌t；en柄dar介ch答co溫un佩te抓r；基于FP預(yù)GA器件饞的實(shí)須現(xiàn)載屋體可編磚程邏溉輯器揪件成首為計售算機(jī)些應(yīng)用喊、通陰信技油術(shù)、講自動早控制禮、儀偏器儀烤表領(lǐng)漠域廣割受技億術(shù)人況員歡夕迎的托器件冒，是瓦科學(xué)尊實(shí)驗(yàn)板、樣不機(jī)試增制、央小批沾量生賊產(chǎn)的樸最佳縱選擇擠，是AS閑IC芯片微設(shè)計盟的實(shí)驚現(xiàn)載驢體之揚(yáng)一。設(shè)計癥的實(shí)犁驗(yàn)室禁實(shí)現(xiàn)舊流程集成掀電路宅的版兼圖設(shè)弦計物理南設(shè)計CM層OS電路承工藝術(shù)基礎(chǔ)集成析電路狠版圖莖全定焦制設(shè)芽計方歇法1.全定慮制設(shè)誰計流化程:①版圖驅(qū)編輯(E搬DI舟T)②檢查此驗(yàn)證2．集亡成電危路版啞圖設(shè)狀計的御一些潑考慮版圖木綜合（1）布托圖規(guī)裝劃（fl裙oo灘rp異la顯n）（2）布思局（Pl暮ac虜em烤en需t）（3）布泊線（ro培ut雖in幫g）（4）版館圖參璃數(shù)提污?。↙a寨yo僻ut鄰P歲ar描am游et狐er夏e棟xt抗ra割ct）（5）一隨致性攻檢查紅（La樂yo陣ut赴V得S鮮Sc序he劃ma焰ti愉c）（6）后念仿真告（Po進(jìn)st賭S州im赴ul卻at教io譜n）版圖略設(shè)計奔流程集成魚電路喇設(shè)計泡的工偏業(yè)實(shí)鏟現(xiàn)1.半導(dǎo)票體產(chǎn)焦業(yè)模豈式的慘轉(zhuǎn)變2.無晶位圓廠鼓的AS痰IC公司(Fa舌bl著es辜s)3.制造弓代工隨業(yè)（Fo綁un時tr軌y）4.略I非P設(shè)計給業(yè)（ch汗ip動le晴ss）5.設(shè)計社代工煙業(yè)(d初es糠ig桑n趨f(xié)o王un放dr憶y)6.設(shè)計偵服務(wù)恥業(yè)(d貼es累ig惱n喬se兆rv煙ic竿e)多項摸目晶挎圓流煤片1多項弟目晶料圓的隨概念（1）MP鎮(zhèn)W服務(wù)僑業(yè)務(wù)襲的社水會需阿求（2）MP姓W服務(wù)謹(jǐn)業(yè)務(wù)利的宗殖旨、券作用（3）MP置W服務(wù)消的發(fā)跨展?fàn)畹魶r（4）MP垮W現(xiàn)狀應(yīng)與存痰在的陰問題2多項刺目晶辟圓的索實(shí)施船過程（1）開翼發(fā)多舟項目掌晶圓軍計劃嗎的目陶的（2）MP誕W技術(shù)（3）NR卻E的概獵念（4）MP呆