5.2指令周期5.2.1指令周期的基本概念5.2.2非訪內(nèi)指令的指令周期5.2.3取數(shù)指令的指令周期5.2.4存數(shù)指令的指令周期5.2.5轉(zhuǎn)移指令的指令周期5.2.6用方框圖語言表示指令周期上一頁返回下一頁5.2.1指令周期的基本概念

前言：計算機所以能自動地工作，是因為CPU能從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令……，如此周而復始，構(gòu)成了一個封閉的循環(huán)。除非遇到停機指令，否則這個循環(huán)將一直繼續(xù)下去。

具體參看下圖：

下一頁返回上一頁5.2.1指令周期的基本概念圖5.21取指令、執(zhí)行指令周期序列上一頁返回下一頁5.2.1指令周期的基本概念指令周期

CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。CPU周期

又稱機器周期，CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。

時鐘周期

通常稱為節(jié)拍脈沖或T周期。一個CPU周期包含若干個時鐘周期。下一頁返回上一頁5.2.1指令周期的基本概念下圖示出了采用定長CPU周期的指令周期示意圖。圖5.22指令周期上一頁返回下一頁5.2.2非訪內(nèi)指令的指令周期CLA是一條非訪內(nèi)指令，它需要兩個CPU周期，其中取指令階段需要一個CPU周期，執(zhí)行指令階段需要一個CPU周期。具體參看ＣＡＩ演示:下一頁返回上一頁5.2.2非訪內(nèi)指令的指令周期1、取指令階段

(1)程序計數(shù)器PC的內(nèi)容20(八進制)被裝入地址寄存器AR；(2)程序計數(shù)器內(nèi)容加1，變成21，為取下一條指令做好準備；(3)地址寄存器的內(nèi)容被放到地址總線上；上一頁返回下一頁5.2.2非訪內(nèi)指令的指令周期(4)所選存儲器單元20的內(nèi)容經(jīng)過數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器DR；(5)緩沖寄存器的內(nèi)容傳送到指令寄存器

IR；(6)指令寄存器中的操作碼被譯碼或測試；(7)CPU識別出是指令CLA，至此，取指令階段即告結(jié)束。下一頁返回上一頁5.2.2非訪內(nèi)指令的指令周期2、執(zhí)行指令階段(1)操作控制器送一控制信號給算術(shù)邏輯運算單元ALU；(2)ALU響應該控制信號，將累加寄存AC

的內(nèi)容全部清零，從而執(zhí)行了CLA指令。上一頁返回下一頁5.2.3取數(shù)指令的指令周期

ADD指令的指令周期由三個CPU周期組成，請參看CAI演示。具體參看ＣＡＩ演示:

下一頁返回上一頁5.2.3取數(shù)指令的指令周期1.送操作數(shù)地址第二個CPU周期主要完成送操作數(shù)地址。在此階段，CPU的動作只有一個，那就是把指令寄存器中的地址碼部分(30)裝入地址寄存器，其中30為內(nèi)存中存放操作數(shù)的地址。上一頁返回下一頁5.2.3取數(shù)指令的指令周期2.兩操作數(shù)相加第三個CPU周期主要完成取操作數(shù)并執(zhí)行加法操作中。在此階段，CPU完成如下動作：(1)把地址寄存器中的操作數(shù)的地址(30)發(fā)送到地址總線上。(2)由存儲器單元30中讀出操作數(shù)(6)，并經(jīng)過數(shù)據(jù)總線傳送到緩沖寄存器。

下一頁返回上一頁5.2.3取數(shù)指令的指令周期(3)執(zhí)行加操作：由數(shù)據(jù)緩沖寄存器來的操作數(shù)(6)可送往ALU的一個輸入端，已等候在累加器內(nèi)的另一個操作數(shù)(因為CLA指令執(zhí)行結(jié)束后累加器內(nèi)容為零)送往ALU的另一輸入端，于是ALU將兩數(shù)相加，產(chǎn)生運算結(jié)果為0+6＝6。這個結(jié)果放回累加器，替換了累加器中原先的數(shù)0。上一頁返回下一頁5.2.4存數(shù)指令的指令周期

STA指令的指令周期由三個CPU周期組成，請參看CAI演示。具體參看ＣＡＩ演示:

下一頁返回上一頁5.2.4存數(shù)指令的指令周期1.送操作數(shù)地址在執(zhí)行階段的第一個CPU周期中，CPU完成的動作是把指令寄存器中地址碼部分的形式地址40裝到地址寄存器。其中數(shù)字40是操作數(shù)地址。上一頁返回下一頁5.2.4存數(shù)指令的指令周期2.存儲和數(shù)

執(zhí)行階段的第二個CPU周期中，累加寄存器的內(nèi)容傳送到緩沖寄存器，然后再存入到所選定的存儲單元(40)中。CPU完成如下動作：(1)累加器的內(nèi)容(6)被傳送到數(shù)據(jù)緩沖寄存器DR；下一頁返回上一頁5.2.4存數(shù)指令的指令周期(2)把地址寄存器的內(nèi)容(40)發(fā)送到地址總線上，40即為將要存入的數(shù)據(jù)6的內(nèi)存單元號；(3)把緩沖寄存器的內(nèi)容(6)發(fā)送到數(shù)據(jù)總線上；(4)數(shù)據(jù)總線上的數(shù)寫入到所選中的存儲器單元中，即將數(shù)6寫入到存儲器40號單元中。上一頁返回下一頁5.2.5轉(zhuǎn)移指令的指令周期JMP指令的指令周期由兩個CPU周期組成具體參看ＣＡＩ演示：下一頁返回上一頁5.2.5轉(zhuǎn)移指令的指令周期

1.第一個CPU周期（取指令階段）

CPU把23號單元的“JMP21”指令取出放至指令寄存器，同時程序計數(shù)器內(nèi)容加1，變?yōu)?4，從而取下一條指令做好準備。上一頁返回下一頁5.2.5轉(zhuǎn)移指令的指令周期2.第二個CPU周期（執(zhí)行階段）CPU把指令寄存器中地址碼部分21送到程序計數(shù)器，從而用新內(nèi)容21代替PC原先的內(nèi)容24。這樣，下一條指令將不從24單元讀出，而是從內(nèi)存21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。下一頁返回上一頁5.2.5轉(zhuǎn)移指令的指令周期注意：執(zhí)行“JMP21”指令時，我們此處所給的四條指令組成的程序進入了死循環(huán)，除非人為停機，否則這個程序?qū)o休止地運行下去，因而內(nèi)存單元40中的和數(shù)將一直不斷地發(fā)生變化。當然，我們此處所舉的轉(zhuǎn)移地址21是隨意的，僅僅用來說明轉(zhuǎn)移指令能夠改變程序的執(zhí)行順序而已。上一頁返回下一頁5.2.6用方框圖語言表示指令

周期

在進行計算機設計時，可以采用方框圖語言來表示一條指令的指令周期。方框

代表一個CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。

菱形通常用來表示某種判別或測試，不過時間上它依附于緊接它的前面一個方框的CPU周期，而不單獨占用一個CPU周期。下一頁返回上一頁5.2.6用方框圖語言表示指令

周期我們把前面的四條典型指令加以歸納，用方框圖語言表示的指令周期具體請

參見CAI演示：

上一頁返回下一頁5.2.6用方框圖語言表示指令

周期【例1】教材圖5.15所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計數(shù)器(具有自增功能)，M為主存(受R/W信號控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，

ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，線上標注有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標字符的線為直通線，不受控制。下一頁返回上一頁5.2.6用方框圖語言表示指令

周期(1)“ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入PC中。并列出相應的微操作控制信號序列。(2)“SUBR1，R3”指令完成(R3)-(R1)→R3的功能操作，畫出其指令期流程圖，并列出相應的微操作控制信號序列。

上一頁返回下一頁5.2.6用方框圖語言表示指令

周期【解】(1)“ADDR2，R0”指令是一條加法指令，參與運算的兩個數(shù)放在寄存器R2和R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分(為簡單起見，省去了“→”號左邊各寄存器代碼上應加的括號)。根據(jù)給定的數(shù)據(jù)通路圖，“ADDR2，R0”指令的詳細指令周期流程圖如圖(a)所示，圖的右邊部分標注了每一個機器周期中用到的微操作控制信號序列。

下一頁返回上一頁5.2.6用方框圖語言表示指令

周期(2)“SUBR2，R3”指令是一條減法指令，