首都師范大學(xué)學(xué)士學(xué)位論文曲線擬合在任意焦距的畸變校正中的應(yīng)用PAGE論文編碼：TP273首都師范大學(xué)本科學(xué)生畢業(yè)論文電梯控制系統(tǒng)的設(shè)計(jì)Elevatorcontrolsystemdesign摘要電子設(shè)計(jì)自動(dòng)化（EDA）是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，促進(jìn)了工程發(fā)展。EDA的一個(gè)重要特征是使用硬件描述語(yǔ)言（HDL）來(lái)完成設(shè)計(jì)。超高速硬件描述語(yǔ)言（VHDL）是經(jīng)IEEE和美國(guó)國(guó)防部確認(rèn)的標(biāo)準(zhǔn)硬件描述語(yǔ)言，自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容。本文介紹了基于VHDL語(yǔ)言實(shí)現(xiàn)的電梯控制系統(tǒng)的設(shè)計(jì)，使用了狀態(tài)機(jī)，并進(jìn)行了軟件和實(shí)驗(yàn)平臺(tái)的仿真。該控制系統(tǒng)遵循方向優(yōu)先的原則，提供樓層用戶(hù)的載客服務(wù)并指示電梯的運(yùn)行情況。說(shuō)明了用VHDL語(yǔ)言設(shè)計(jì)數(shù)字電路的方法以及VHDL語(yǔ)言在數(shù)字電路設(shè)計(jì)仿真中的重要作用,仿真結(jié)果表明VHDL語(yǔ)言應(yīng)用于數(shù)字電路仿真是切實(shí)可行的，該語(yǔ)言在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。關(guān)鍵詞：EDAVHDL電梯控制狀態(tài)機(jī)

ABSTRACTElectronicdesignautomation(EDA)isarealizationofanelectronicsystemorelectronicdesignautomationproductsoftechnology,withelectronictechnology,microelectronictechnologyiscloselyrelatedtothedevelopment,ithasabsorbedmostofthefieldofcomputerscienceandthelatestresearchresults,asahigh-performancecomputerWorkingplatformtopromotethedevelopmentoftheproject.EDAisanimportantfeatureoftheuseofhardwaredescriptionlanguage(HDL)tocompletethedesign.Super-high-speedhardwaredescriptionlanguage(VHDL)istheIEEEandtheU.S.DepartmentofDefenseconfirmedthestandardhardwaredescriptionlanguage,sincethepublicationoftheIEEEVHDLversionofthestandard,IEEE-1076,theEDAcompanieshavelaunchedtheirownVHDLdesignenvironment,ortobedeclaredTheirdesigntoolsandVHDLinterface.SincethenVHDLgraduallyreplacetheoriginalnon-standardhardwaredescriptionlanguage.1993,IEEEonVHDLwasrevisedfromahigherlevelofabstractionandsystemcapacityexpansionVHDLdescriptionofthecontents.Inthispaper,basedonVHDLlanguageoftheelevatorcontrolsystemdesign,theuseofthestatemachineandasoftwareplatformforsimulationandexperiment.Thecontrolsystemtofollowthedirectionoftheprincipleofgivingprioritytoprovidethepassengerserviceusersfloorsanddirectedtheoperationofthelift.NotetheuseofVHDLdigitalcircuitdesignmethodsandVHDLindigitalcircuitdesigntotheimportantroleofsimulation,simulationresultsshowthattheVHDLlanguageusedindigitalcircuitsimulationispracticable,thelanguageinthefieldofelectronicdesignhasbeenwidelyaccepted.KEYWORDS：EDAVHDLelevatorcontrolStateMachine

目錄摘要………………..IABSTRACT…………………………II目錄……………...III第1章概述………………………11.1EDA概述 11.1.1什么是EDA 11.1.2EDA的特點(diǎn) 11.1.3EDA的應(yīng)用 31.2FPGA的簡(jiǎn)介及特點(diǎn) 41.3VHDL語(yǔ)言及程序概述 41.3.1VHDL語(yǔ)言的發(fā)展 41.3.2VHDL語(yǔ)言的特點(diǎn) 51.3.3VHDL語(yǔ)言程序的基本結(jié)構(gòu) 51.4狀態(tài)機(jī)的簡(jiǎn)介 6第2章電梯控制系統(tǒng)的分析……………………82.1選題的意義 82.2電梯控制的研究背景 82.3我國(guó)電梯的發(fā)展概況 92.4電梯設(shè)計(jì)的具體目的及控制要求 102.5電梯控制器設(shè)計(jì)原理及思路 102.6電梯控制系統(tǒng)狀態(tài)圖分析 12第3章電梯控制系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)…………….153.1MAX+PLUSII的介紹 153.2電梯控制系統(tǒng)的VHDL語(yǔ)言設(shè)計(jì)及仿真 153.3電梯控制系統(tǒng)的實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn) 16結(jié)論與體會(huì)……………………...21致謝……………...22參考文獻(xiàn)………………………...23附錄……………...24首都師范大學(xué)CapitalNormalUniversity第15頁(yè)第1章概述1.1EDA概述1.1.1什么是EDAEDA是ElectronicDesignAutomation(電子設(shè)計(jì)自動(dòng)化)的縮寫(xiě)。EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL(HardwareDescriptionLanguage)為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化和仿真，直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC芯片中，實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。EDA技術(shù)已有30年的發(fā)展歷程，大致可分為三個(gè)階段。70年代為計(jì)算機(jī)輔助設(shè)計(jì)（CAD）階段，人們開(kāi)始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作。80年代為計(jì)算機(jī)輔助工程（CAE）階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過(guò)電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。CAE的主要功能是：原理圖輸人，邏輯仿真，電路分析，自動(dòng)布局布線，PCB后分析。90年代為電子系統(tǒng)設(shè)計(jì)自動(dòng)化（EDA）階段。這個(gè)階段發(fā)展起來(lái)的EDA工具，目的是在設(shè)計(jì)前期將原來(lái)設(shè)計(jì)師從事的許多高層次設(shè)計(jì)工作改由工具來(lái)完成，這時(shí)的EDA工具不僅具有電子系統(tǒng)設(shè)計(jì)的能力，而且能提供獨(dú)立于工藝和廠家的系統(tǒng)級(jí)設(shè)計(jì)能力，具有高級(jí)抽象的設(shè)計(jì)構(gòu)思手段。

1.1.2EDA的特點(diǎn)EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專(zhuān)用集成電路（ASIC）實(shí)現(xiàn)，然后采用硬件描述語(yǔ)言（HDL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件，這樣的設(shè)計(jì)方法被稱(chēng)為高層次的電子設(shè)計(jì)方法。下面介紹與EDA基本特征有關(guān)的幾個(gè)概念。

1．“自頂向下”的設(shè)計(jì)方法。10年前，電子設(shè)計(jì)的基本思路還是選用標(biāo)準(zhǔn)集成電路“自底向上”地構(gòu)造出一個(gè)新的系統(tǒng)，這樣的設(shè)計(jì)方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯(cuò)。

高層次設(shè)計(jì)是一種“自頂向下”的全新設(shè)計(jì)方法，這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證。然后，用綜合優(yōu)化工具生成具體門(mén)電路的網(wǎng)絡(luò)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐贰Ｓ捎谠O(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避燃計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。

2．ASIC設(shè)計(jì)。現(xiàn)代電子產(chǎn)品的復(fù)雜度日益提高，一個(gè)電子系統(tǒng)可能由數(shù)萬(wàn)個(gè)中小規(guī)模集成電路構(gòu)成，這樣就帶來(lái)了體積大、功耗大、可靠性差的問(wèn)題。解決這一問(wèn)題的有效方法就是采用ASIC芯片進(jìn)行設(shè)計(jì)。ASIC按照設(shè)計(jì)方法的不同可以分為全定制ASIC、半定制ASIC和可紀(jì)程ASIC（也稱(chēng)為可編程邏輯器件）。

設(shè)計(jì)全定制ASIC芯片時(shí)，設(shè)計(jì)師要定義芯片上所有晶體管的幾何圖形和工藝規(guī)則，最后將設(shè)計(jì)結(jié)果交由廠家去進(jìn)行格模制造，做出產(chǎn)品。這種設(shè)計(jì)方法的優(yōu)點(diǎn)是芯片可以獲得最優(yōu)的性能，即面積利用率高、速度快、功耗低，而缺點(diǎn)是開(kāi)發(fā)周期長(zhǎng)，費(fèi)用高，只適合大批量產(chǎn)品開(kāi)發(fā)。

半定制ASIC芯片的版圖設(shè)計(jì)方法分為門(mén)陣列設(shè)計(jì)法和標(biāo)準(zhǔn)單元設(shè)計(jì)法，這兩種方法都是約束性的設(shè)計(jì)方法，其主要目的就是簡(jiǎn)化設(shè)計(jì)，以犧牲芯片性能為代價(jià)來(lái)縮短開(kāi)發(fā)時(shí)間。

可編程邏輯芯片與上述掩模ASIC的不同之處在于：設(shè)計(jì)人員完成版圖設(shè)計(jì)后，在實(shí)驗(yàn)室內(nèi)就可以燒制出自己的芯片，無(wú)須IC廠家的參與，大大縮短了開(kāi)發(fā)周期。

可編程邏輯器件自70年代以來(lái)，經(jīng)歷了PAL、GALGPLD、FPGA幾個(gè)發(fā)展階段，其中CPLD／FPGA高密度可編程邏輯器件，目前集成度已高達(dá)200萬(wàn)門(mén)／片，它將格模ASIC集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開(kāi)發(fā)，使產(chǎn)品能以最快的速度上市，而當(dāng)市場(chǎng)擴(kuò)大時(shí)，它可以很容易地轉(zhuǎn)由掩模ASIC實(shí)現(xiàn)，因此開(kāi)發(fā)風(fēng)險(xiǎn)也大為降低。

上述ASIC芯片，尤其是CPLD／FPGA器件，已成為現(xiàn)代高層次電子設(shè)計(jì)方法的實(shí)現(xiàn)載體。

3．硬件描述語(yǔ)言。硬件描述語(yǔ)言（HDL）是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，它用軟件編程的方式來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門(mén)級(jí)描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計(jì)。例如一個(gè)32位的加法器，利用圖形輸入軟件需要輸人500至1000個(gè)門(mén)，而利用VHDL語(yǔ)言只需要書(shū)寫(xiě)一行“A＝B＋C”即可。而且VHDL語(yǔ)言可讀性強(qiáng)，易于修改和發(fā)現(xiàn)錯(cuò)誤。早期的硬件描述語(yǔ)言，如ABEL、HDL、AHDL，由不同的EDA廠商開(kāi)發(fā)，互不兼容，而且不支持多層次設(shè)計(jì)，層次間翻譯工作要由人工完成。為了克服以上不足，1985年美國(guó)國(guó)防部正式推出了高速集成電路硬件描述語(yǔ)言VHDL，1987年IEEE采納VHDL為硬件描述語(yǔ)言標(biāo)準(zhǔn)（IEEESTD－1076）。

VHDL是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)。寄存器傳輸級(jí)和邏輯門(mén)級(jí)多個(gè)設(shè)計(jì)層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件俄語(yǔ)言的功能，整個(gè)自頂向下或由底向上的電路設(shè)計(jì)過(guò)程都可以用VHDL來(lái)完成。VHDL還具有以下優(yōu)點(diǎn)：（1）VHDL的寬范圍描述能力使它成為高層進(jìn)設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而花較少的精力于物理實(shí)現(xiàn)。（2）VHDL可以用簡(jiǎn)潔明確的代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯艄設(shè)計(jì)，靈活且方便，而且也便于設(shè)計(jì)結(jié)果的交流、保存和重用。（3）VHDL的設(shè)計(jì)不依賴(lài)于特定的器件，方便了工藝的轉(zhuǎn)換。（4）VHDL是一個(gè)標(biāo)準(zhǔn)語(yǔ)言，為眾多的EDA廠商支持，因此移植性好。1.1.3EDA的應(yīng)用1.將廣泛應(yīng)用于高校電類(lèi)專(zhuān)業(yè)的實(shí)踐教學(xué)工作中各種數(shù)字集成電路芯片，用VHDL語(yǔ)言可以進(jìn)行方便的描述，經(jīng)過(guò)生成元件后可作為一個(gè)標(biāo)準(zhǔn)元件進(jìn)行調(diào)用。同時(shí)，借助于VHDL開(kāi)發(fā)設(shè)計(jì)平臺(tái)，可以進(jìn)行系統(tǒng)的功能仿真和時(shí)序仿真，借助于實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)可以進(jìn)行硬件功能驗(yàn)證等，因而可大大地簡(jiǎn)化數(shù)字電子技術(shù)的實(shí)驗(yàn)，并可根據(jù)學(xué)生的設(shè)計(jì)不受限制地開(kāi)展各種實(shí)驗(yàn)。對(duì)于電子技術(shù)課程設(shè)計(jì)，特別是數(shù)字系統(tǒng)性的課題，在EDA實(shí)驗(yàn)室不需添加任何新的東西，即可設(shè)計(jì)出各種比較復(fù)雜的數(shù)字系統(tǒng)，并且借助于實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)可以方便地進(jìn)行硬件驗(yàn)證。自1997年全國(guó)第三屆電子技術(shù)設(shè)計(jì)競(jìng)賽采用FPGA/CPLD器件以來(lái)，F(xiàn)PGA/CPLD已得到了越來(lái)越多選手的利用，并且給定的課題如果不借助于FPGA/CPLD器件可能根本無(wú)法實(shí)現(xiàn)。因此EDA技術(shù)將成為各種電子技術(shù)設(shè)計(jì)競(jìng)賽選手必須掌握的基本技能與制勝的法寶。2.將廣泛應(yīng)用于科研和新產(chǎn)品的開(kāi)發(fā)中由于可編程邏輯器件性能價(jià)格比的不斷提高，開(kāi)發(fā)軟件功能的不斷完善，EDA技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件；設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；整個(gè)系統(tǒng)可集成在一個(gè)芯片上。這些特點(diǎn)使其將廣泛應(yīng)用于科研工作和新產(chǎn)品的開(kāi)發(fā)工作中。3.將廣泛應(yīng)用于專(zhuān)用集成電路的開(kāi)發(fā)可編程器件制造廠家可按照一定的規(guī)格以通用器件大量生產(chǎn)，用戶(hù)可按通用器件從市場(chǎng)上選購(gòu)，然后按自己的要求通過(guò)編程實(shí)現(xiàn)專(zhuān)用集成電路的功能。因此，對(duì)于集成電路制造技術(shù)與世界先進(jìn)的集成電路制造技術(shù)尚有一定差距的我國(guó)，開(kāi)發(fā)具有自主知識(shí)產(chǎn)權(quán)的專(zhuān)用集成電路，已成為相關(guān)專(zhuān)業(yè)人員的重要任務(wù)。4.將廣泛應(yīng)用于傳統(tǒng)機(jī)電設(shè)備的升級(jí)換代和技術(shù)改造傳統(tǒng)機(jī)電設(shè)備的電氣控制系統(tǒng)，如果利用EDA技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造，不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積，提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值。1.2FPGA的簡(jiǎn)介及特點(diǎn)FPGA是英文Field

Programmable

Gate

Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA（Logic

Cell

Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable

Logic

Block）、輸出輸入模塊IOB（Input

Output

Block）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主要有：1．采用FPGA設(shè)計(jì)ASIC電路，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。

2．FPGA可做其它全定制或半定制ASIC電路的中試樣片。3．FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4．FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。5．FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容?？梢哉f(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。1.3VHDL語(yǔ)言及程序概述1.3.1VHDL語(yǔ)言的發(fā)展VHDL誕生于1982年，1987年底被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本(IEEE-1076)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)硬件描述語(yǔ)言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有專(zhuān)家認(rèn)為，在新的世紀(jì)中，VHDL與Verilog語(yǔ)言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體(可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱(chēng)可視部分，即端口)和內(nèi)部(或稱(chēng)不可視部分)，即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。1.3.2VHDL語(yǔ)言的特點(diǎn)1.與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。2.VHDL具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期，就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)系統(tǒng)進(jìn)行仿真模擬，對(duì)整個(gè)工程的結(jié)構(gòu)和功能可行性做出判斷。3.VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)，決定了它具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。VHDL中設(shè)計(jì)實(shí)體的概念、程序包的概念、設(shè)計(jì)庫(kù)的概念為設(shè)計(jì)的分解和并行工作提供了有利的支持。4.用VHDL完成一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表。5.VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性。設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計(jì)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。6.由于VHDL具有類(lèi)屬描述語(yǔ)句和子程序調(diào)用等功能，對(duì)于完成的設(shè)計(jì)，在不改變?cè)闯绦虻臈l件下，只需改變類(lèi)屬參量或函數(shù)，就能輕易地改變?cè)O(shè)計(jì)的規(guī)模和結(jié)構(gòu)。1.3.3VHDL語(yǔ)言程序的基本結(jié)構(gòu)一個(gè)相對(duì)完整的VHDL程序(或稱(chēng)為設(shè)計(jì)實(shí)體)具有如圖1-1所示的比較固定的結(jié)構(gòu)。通常包含實(shí)體(Entity)、結(jié)構(gòu)體(Architecture)、配置(Configuration)、程序包(Package)和庫(kù)(Library)5個(gè)部分。圖1-1其中，庫(kù)、程序包使用說(shuō)明用于打開(kāi)(調(diào)用)本設(shè)計(jì)實(shí)體將要用到的庫(kù)、程序包，程序包存放各個(gè)設(shè)計(jì)模塊共享的數(shù)據(jù)類(lèi)型、常數(shù)和子程序等；庫(kù)是專(zhuān)門(mén)存放預(yù)編譯程序包的地方。實(shí)體用于描述所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)，是可視部分；結(jié)構(gòu)體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為，建立輸入和輸出之間的關(guān)系，是不可視部分。在一個(gè)實(shí)體中，可以含有一個(gè)或一個(gè)以上的結(jié)構(gòu)體，而在每一個(gè)結(jié)構(gòu)體中又可以含有一個(gè)或多個(gè)進(jìn)程以及其他的語(yǔ)句。根據(jù)需要，實(shí)體還可以有配置說(shuō)明語(yǔ)句。配置說(shuō)明語(yǔ)句主要用于以層次化的方式對(duì)特定的設(shè)計(jì)實(shí)體進(jìn)行元件例化，或是為實(shí)體選定某個(gè)特定的結(jié)構(gòu)體。如何才算一個(gè)完整的VHDL程序(設(shè)計(jì)實(shí)體)，并沒(méi)有完全一致的結(jié)論，因?yàn)椴煌某绦蛟O(shè)計(jì)目的可以有不同的程序結(jié)構(gòu)。通常認(rèn)為，一個(gè)完整的設(shè)計(jì)實(shí)體的最低要求應(yīng)該能為VHDL綜合器所接受，并能作為一個(gè)獨(dú)立設(shè)計(jì)單元，即以元件的形式存在的VHDL程序。1.4狀態(tài)機(jī)的簡(jiǎn)介狀態(tài)機(jī)(StateMachine)是一類(lèi)很重要的時(shí)序電路，是很多數(shù)字電路的核心部件，是大型電子設(shè)計(jì)的基礎(chǔ)。狀態(tài)機(jī)相當(dāng)于一個(gè)控制器，它將一項(xiàng)功能的完成分解為若干步，每一步對(duì)應(yīng)于二進(jìn)制的一個(gè)狀態(tài)，通過(guò)預(yù)先設(shè)計(jì)的順序在各狀態(tài)之間進(jìn)行轉(zhuǎn)換，狀態(tài)轉(zhuǎn)換的過(guò)程就是實(shí)現(xiàn)邏輯功能的過(guò)程。狀態(tài)機(jī)有摩爾(Moore)型和米立(Mealy)型兩種。Moore型狀態(tài)機(jī)的輸出信號(hào)只與當(dāng)前狀態(tài)有關(guān)；Mealy型狀態(tài)機(jī)的輸出信號(hào)不僅與當(dāng)前狀態(tài)有關(guān)，還與輸入信號(hào)有關(guān)。狀態(tài)機(jī)可認(rèn)為包括兩個(gè)主要部分：組合邏輯部分和寄存器部分。寄存器部分用于存儲(chǔ)狀態(tài)機(jī)的內(nèi)部狀態(tài)；組合邏輯部分又分為狀態(tài)譯碼器和輸出譯碼器，狀態(tài)譯碼器確定狀態(tài)機(jī)的下一個(gè)狀態(tài)，即確定狀態(tài)機(jī)的激勵(lì)方程，輸出譯碼器確定狀態(tài)機(jī)的輸出，即確定狀態(tài)機(jī)的輸出方程。狀態(tài)機(jī)的基本操作有兩種：(1)狀態(tài)機(jī)內(nèi)部狀態(tài)轉(zhuǎn)換。狀態(tài)機(jī)經(jīng)歷一系列狀態(tài)，下一狀態(tài)由狀態(tài)譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件決定。(2)產(chǎn)生輸出信號(hào)序列。輸出信號(hào)由輸出譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件決定。

第2章電梯控制系統(tǒng)的分析2.1選題的意義隨著科學(xué)技術(shù)的發(fā)展、近年來(lái)，我國(guó)的電梯生產(chǎn)技術(shù)得到了迅速發(fā)展。一些電梯廠也在不斷改進(jìn)設(shè)計(jì)、修改工藝。更新?lián)Q代生產(chǎn)更新型的電梯，電梯主要分為機(jī)械系統(tǒng)與控制系統(tǒng)兩大部份，隨著自動(dòng)控制理論與微電子技術(shù)的發(fā)展，電梯的拖動(dòng)方式與控制手段均發(fā)生了很大的變化，交流調(diào)速是當(dāng)前電梯拖動(dòng)的主要發(fā)展方向。目前電梯控制系統(tǒng)主要有三種控制方式：繼電路控制系統(tǒng)、微機(jī)控制系統(tǒng)、FPGA/CPLD控制系統(tǒng)。目前國(guó)內(nèi)七八十年代安裝的許多電梯用繼電器接觸器控制系統(tǒng)，線路復(fù)雜，接線多，故障率高，維修保養(yǎng)難，許多已處于閑置狀態(tài)，其拽引系統(tǒng)多采用交流雙速電機(jī)系統(tǒng)換速，效率低，調(diào)速性能指標(biāo)較差，嚴(yán)重影響電梯運(yùn)行質(zhì)量。由于這些電梯交流調(diào)壓調(diào)速系統(tǒng)，交流雙速電機(jī)拖動(dòng)系統(tǒng)性能及乘坐舒適感較差，交流調(diào)壓調(diào)速系統(tǒng)屬能耗型調(diào)速的機(jī)械部分無(wú)大問(wèn)題，為節(jié)約資金，大部分老式電梯用戶(hù)希望對(duì)電梯控制系統(tǒng)進(jìn)行改造，提高電梯的運(yùn)行性能。因此對(duì)電梯控制技術(shù)進(jìn)行研究，尋找適合電梯的控制系統(tǒng)具有十分重要的意義。2.2電梯控制的研究背景電梯作為高層建筑物的重要交通工具與人們的工作和生活日益緊密聯(lián)系。電梯的三種主要控制方式中，繼電器控制系統(tǒng)由于故障率高、可靠性差、控制方式不靈活以及消耗功率大等缺點(diǎn)，目前已逐漸被淘汰。微機(jī)控制系統(tǒng)雖在智能控制方面有較強(qiáng)的功能，但也存在抗擾性差，系統(tǒng)設(shè)計(jì)復(fù)雜，一般維修人員難以掌握其維修技術(shù)等缺陷。而FPGA/CPLD控制系統(tǒng)由于運(yùn)行可靠性高，使用維修方便，抗干擾性強(qiáng),設(shè)計(jì)和調(diào)試周期較短等優(yōu)點(diǎn)，倍受人們重視等優(yōu)點(diǎn)，已成為目前在電梯控制系統(tǒng)中使用最多的控制方式，目前也廣泛用于傳統(tǒng)繼電器控制系統(tǒng)的技術(shù)改造。FPGA作為新一代工業(yè)控制器，以其高可靠性和技術(shù)先進(jìn)性，在電梯控制中得到廣泛應(yīng)用，從而使電梯由傳統(tǒng)的繼電器控制方式發(fā)展為計(jì)算機(jī)控制的一個(gè)重要方向，成為當(dāng)前電梯控制和技術(shù)改造的熱點(diǎn)之一。FPGA是一種專(zhuān)門(mén)從事邏輯控制的微型計(jì)算機(jī)系統(tǒng)。由于FPGA具有性能穩(wěn)定、抗干擾能力強(qiáng)、設(shè)計(jì)配置靈活等特點(diǎn)。因此在工業(yè)控制方面得到了廣泛應(yīng)用。自90年代后期FPGA引入我國(guó)電梯行業(yè)以來(lái)，由FPGA組成的電梯控制系統(tǒng)被許多電梯制造廠家普遍采用，并形成了一系列的定型產(chǎn)品。在傳統(tǒng)繼電器系統(tǒng)的改造工程中，F(xiàn)PGA系統(tǒng)一直是主流控制系統(tǒng)。電梯控制系統(tǒng)分為調(diào)速部分和邏輯控制部分。調(diào)速部分的性能對(duì)電梯運(yùn)行是乘客的舒適感有著重要影響，而邏輯控制部分則是電梯安全可靠運(yùn)行的關(guān)鍵。為了改善電梯的舒適感和運(yùn)行的可靠性，現(xiàn)在都改為用FPGA來(lái)控制電梯的運(yùn)行，這樣大大提高了電梯的性能。FPGA是可編程邏輯器件，它是在PAL、GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來(lái)的。同以往的PAL,GAL.等相比較，F(xiàn)PGA的規(guī)模比較大，適合于時(shí)序、組合等邏輯電路應(yīng)用場(chǎng)合，它可以替代幾十甚至上百塊通用IC芯片。這樣的FPGA實(shí)際上就是一個(gè)子系統(tǒng)部件。這種芯片具有可編程性和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)。FPGA芯片及其開(kāi)發(fā)系統(tǒng)問(wèn)世不久，就受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。2.3我國(guó)電梯的發(fā)展概況1854年，在紐約水晶宮舉行的世界博覽會(huì)上，美國(guó)人伊萊沙·格雷夫斯·奧的斯第一次向世人展示了他的發(fā)明－歷史上第一部安全升降梯。從那以后，升降梯在世界范圍內(nèi)得到了廣泛應(yīng)用。以?shī)W的斯的名字而命名的電梯公司也開(kāi)始了她輝煌的旅程。150年以來(lái)，她已經(jīng)發(fā)展成為世界、亞洲和中國(guó)領(lǐng)先的電梯公司。生活在繼續(xù)，科技在發(fā)展，電梯也在進(jìn)步。電梯的材質(zhì)由黑白到彩色，樣式由直式到斜式，在操縱控制方面更是步步出新－手柄開(kāi)關(guān)操縱，按鈕控制，信號(hào)控制，集選控制、人機(jī)對(duì)話(huà)等，多臺(tái)電梯還出現(xiàn)了并聯(lián)控制，智能群控；雙層轎箱電梯展示出節(jié)省井道空間，提升運(yùn)輸能力的優(yōu)勢(shì)，變速式自動(dòng)人行道扶梯大大節(jié)省了行人的時(shí)間；不同外形的扇形、三角形、半棱形、圓形觀光電梯則使身處其中的乘客的視線不再封閉。一個(gè)半世紀(jì)的風(fēng)風(fēng)雨雨，翻天覆地的是歷史的變遷，永恒不變的是電梯提升現(xiàn)代人生活質(zhì)量的承諾。據(jù)統(tǒng)計(jì)，我國(guó)在用電梯34.6多萬(wàn)臺(tái)，每年還以約5萬(wàn)～6萬(wàn)臺(tái)的速度增長(zhǎng)。電梯服務(wù)中國(guó)已有100多年歷史，而我國(guó)在用電梯數(shù)量的快速增長(zhǎng)卻發(fā)生在改革開(kāi)放以后，目前我國(guó)電梯技術(shù)水平已與世界同步。100多年來(lái)，中國(guó)電梯行業(yè)的發(fā)展經(jīng)歷了以下幾個(gè)階段：1.對(duì)進(jìn)口電梯的銷(xiāo)售、安裝、維保階段(1900～1949年)，這一階段我國(guó)電梯擁有量?jī)H約1100多臺(tái)。2.獨(dú)立自主，艱苦研制、生產(chǎn)階段（1950～1979年），這一階段我國(guó)共生產(chǎn)、安裝電梯約1萬(wàn)臺(tái)。3.建立三資企業(yè)，行業(yè)快速發(fā)展階段（自1980年至今），這一階段我國(guó)共生產(chǎn)、安裝電梯約40萬(wàn)臺(tái)。目前，我國(guó)已成為世界最大的新裝電梯市場(chǎng)和最大的電梯生產(chǎn)國(guó)。2002年，中國(guó)電梯行業(yè)電梯年產(chǎn)量首次突破6萬(wàn)臺(tái)。中國(guó)電梯行業(yè)自改革開(kāi)放以來(lái)第3次發(fā)展浪潮正在掀起。第1次出現(xiàn)在1986～1988年，第2次出現(xiàn)在1995～1997年。2.4電梯設(shè)計(jì)的具體目的及控制要求使用FPGA完成3層的電梯控制系統(tǒng)。可以使用狀態(tài)機(jī)實(shí)現(xiàn)。要求指示電梯所在樓層位置等其它必要的信號(hào)。通過(guò)仿真結(jié)果驗(yàn)證其正確性，并在開(kāi)發(fā)板上進(jìn)行硬件測(cè)試。系統(tǒng)的要求如下：（1）電梯共有3層。電梯運(yùn)行規(guī)則：上升時(shí)：響應(yīng)比當(dāng)前位置高的上樓要求，由下往上逐個(gè)執(zhí)行；如果高層有下樓請(qǐng)求，直接升到由此請(qǐng)求的最高層，然后進(jìn)入下降模式。進(jìn)入下降模式后，只響應(yīng)比當(dāng)前位置低的下樓請(qǐng)求，由上到下逐個(gè)執(zhí)行。電梯有3層，每1秒上升或者下降1層。（2）有信號(hào)燈指示電梯處于上升或者下降狀態(tài)，并由數(shù)碼管顯示電梯到達(dá)層數(shù)。（3）每一層有信號(hào)燈指示該層電梯門(mén)狀態(tài)，有兩個(gè)按鍵分別響應(yīng)上升或者下降的請(qǐng)求（4）每一層電梯內(nèi)部有乘客到達(dá)樓層的停站請(qǐng)求開(kāi)關(guān)及其顯示（5）電梯到達(dá)有停站請(qǐng)求的樓層后，電梯門(mén)打開(kāi)，指示燈亮，4秒后電梯門(mén)關(guān)閉，指示燈滅，直至執(zhí)行完。最后停在發(fā)出最后一個(gè)請(qǐng)求的樓層。（6）電梯的初始位置為一層，處于開(kāi)門(mén)狀態(tài)。2.5電梯控制器設(shè)計(jì)原理及思路根據(jù)電梯控制設(shè)計(jì)的具體要求，應(yīng)定義輸入信號(hào)如下：系統(tǒng)時(shí)鐘信號(hào)：CLK；系統(tǒng)復(fù)位信號(hào)：RESET；電梯門(mén)外一層、二層的上樓請(qǐng)求開(kāi)關(guān)：UPl、UP2；電梯門(mén)外二層、三層的下樓請(qǐng)求開(kāi)關(guān)：DOWN2、DOWN3；電梯內(nèi)部到達(dá)樓層的停站請(qǐng)求開(kāi)關(guān)：STOPl、STOP2、STOP3。所有輸入信號(hào)的規(guī)定為：輸入信號(hào)等于1，表示有請(qǐng)求，信號(hào)等于0，表示無(wú)請(qǐng)求。定義輸出信號(hào)如下：電梯外部上升和下降請(qǐng)求指示燈：UPLIGHT和DOWNLIGHT，這些信號(hào)與UPl、UP2、DOWN2、DOWN3信號(hào)相對(duì)應(yīng)；電梯內(nèi)部乘客到達(dá)樓層的停站請(qǐng)求燈：STOPLIGHT，該信號(hào)與STOPl、STOP2、STOP3信號(hào)相對(duì)應(yīng)；電梯運(yùn)行模式指示：UDSIGNAL：1為下降指示，0為上升指示。電梯所在樓層指示：POSITION；電梯門(mén)狀態(tài)指示：DOORLIGHT：1為開(kāi)門(mén)指示，0為關(guān)門(mén)指示。定義電梯工作狀態(tài)如下：初始狀態(tài)STOPOPEN1、開(kāi)門(mén)狀態(tài)DOOROPEN、關(guān)門(mén)狀態(tài)DOORCLOSE、開(kāi)門(mén)等待第1秒WAIT1、開(kāi)門(mén)等待第2秒WAIT2、開(kāi)門(mén)等待第3秒WAIT3、開(kāi)門(mén)等待第4秒WAIT4、上升狀態(tài)UP、下降狀態(tài)DOWN和停止?fàn)顟B(tài)STOP。在每個(gè)狀態(tài)下，判斷輸入信號(hào)的請(qǐng)求，轉(zhuǎn)入下一狀態(tài)且產(chǎn)生對(duì)應(yīng)的輸出信號(hào)。以下為電梯的狀態(tài)轉(zhuǎn)換圖：2.6電梯控制系統(tǒng)狀態(tài)圖分析圖2-1圖2-1為電梯初始狀態(tài)。電梯經(jīng)過(guò)復(fù)位按鍵RESET，進(jìn)入初始狀態(tài)，到達(dá)一層后開(kāi)門(mén)，轉(zhuǎn)入DOOROPEN狀態(tài)。圖2-2圖2-2為電梯開(kāi)門(mén)之后經(jīng)過(guò)wait1、wait2、wait3、wait4狀態(tài)之后關(guān)閉電梯門(mén)，實(shí)現(xiàn)了開(kāi)門(mén)4秒后關(guān)門(mén)的功能。圖2-3圖2-4圖2-3、2-4中電梯進(jìn)入關(guān)門(mén)狀態(tài)DOORCLOSE，并開(kāi)始判斷電梯處于上升或下降狀態(tài)，如電梯無(wú)任何請(qǐng)求，則維持DOORCLOSE狀態(tài)直到有請(qǐng)求信號(hào)。如電梯在三層并處于上升狀態(tài)，則收到任何請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入下降狀態(tài)DOWN。如電梯在二層并處于上升狀態(tài)，則收到一、二層請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入下降狀態(tài)DOWN；收到三層請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入上升狀態(tài)UP。如電梯在一層并處于上升狀態(tài)，則收到任何請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入上升狀態(tài)UP。如電梯在三層并處于下降狀態(tài)，則收到任何請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入下降狀態(tài)DOWN。如電梯在二層并處于下降狀態(tài)，則收到一層請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入下降狀態(tài)DOWN；收到二、三層請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入上升狀態(tài)UP。如電梯在一層并處于下降狀態(tài)，則收到任何請(qǐng)求信號(hào)時(shí)，電梯進(jìn)入上升狀態(tài)UP。圖2-5圖2-5中當(dāng)電梯進(jìn)入狀態(tài)DOWN，則向下一層并判斷是否到達(dá)停站請(qǐng)求樓層，如已到達(dá)目的層，則電梯轉(zhuǎn)入停止?fàn)顟B(tài)STOP；如未到達(dá)目的層，則持續(xù)DOWN狀態(tài)再向下一層并判斷是否到達(dá)停站請(qǐng)求樓層，如此循環(huán)直到到達(dá)目的樓層。圖2-6圖2-6中當(dāng)電梯進(jìn)入狀態(tài)UP，則向上一層并判斷是否到達(dá)停站請(qǐng)求樓層，如已到達(dá)目的層，則電梯轉(zhuǎn)入停止?fàn)顟B(tài)STOP；如未到達(dá)目的層，則持續(xù)UP狀態(tài)再向上一層并判斷是否到達(dá)停站請(qǐng)求樓層，如此循環(huán)直到到達(dá)目的樓層。圖2-7圖2-7中當(dāng)電梯轉(zhuǎn)入停止?fàn)顟B(tài)STOP，則馬上清除所到層的呼叫請(qǐng)求及指示燈，并進(jìn)入開(kāi)門(mén)狀態(tài)DOOROPEN。

第3章電梯控制系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)3.1MAX+PLUSII的介紹Altera公司的MAX+PLUSⅡ開(kāi)發(fā)系統(tǒng)是一個(gè)完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)環(huán)境，它可以在多種平臺(tái)上運(yùn)用。它所提供的靈活性和高效性是無(wú)可比擬的。其豐富的圖形界面，輔之以完整的、可及時(shí)訪問(wèn)的在線文檔，使學(xué)生能夠輕松掌握和使用MAX+PLUSⅡ軟件。MAX+PLUSⅡ軟件支持各種HDL設(shè)計(jì)輸入選項(xiàng)，包括VHDL、VerilogHDL和Altera自己的硬件描述語(yǔ)言AHDL，它允許設(shè)計(jì)人員添加自己認(rèn)為有價(jià)值的宏函數(shù)。MAX+PLUSⅡ系統(tǒng)的核心Compiler支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件系列，提供了商業(yè)界唯一真正與結(jié)構(gòu)無(wú)關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。MAX+PLUSⅡ的編譯器還提供了強(qiáng)大的邏輯綜合與優(yōu)化功能，使用戶(hù)比較容易地將設(shè)計(jì)集成到器件中。設(shè)計(jì)輸入：MAX+plusII軟件的設(shè)計(jì)輸入方式有多種，主要包括原理圖輸入方式、文本輸入方式、波形設(shè)計(jì)輸入方式、層次設(shè)計(jì)輸入方式和底層設(shè)計(jì)輸入方式。因此，設(shè)計(jì)人員可以根據(jù)自己的實(shí)際情況靈活選擇使用。設(shè)計(jì)編譯：MAX+plusII編譯一個(gè)設(shè)計(jì)時(shí)，Compiler在設(shè)計(jì)文件中讀取信息并產(chǎn)生編程文件和仿真文件，MessageProcessor（信息處理程序）可自動(dòng)定位錯(cuò)誤。設(shè)計(jì)校驗(yàn)：設(shè)計(jì)校驗(yàn)過(guò)程包括設(shè)計(jì)仿真和定時(shí)分析，仿真起的作用是測(cè)試邏輯操作和設(shè)計(jì)功能的完備性；TimingAnalyzer（定時(shí)分析程序）可分析設(shè)計(jì)的定時(shí)和延時(shí)情況。器件編程：MAX+plusIIProgrammer是使用Compiler生成的編程文件對(duì)Altera器件進(jìn)行編程的,它可以用來(lái)對(duì)器件編程、校驗(yàn)和試驗(yàn)，是對(duì)設(shè)計(jì)功能進(jìn)行的測(cè)試。Altera公司器件的編程方法有許多種，可根據(jù)具體情況選擇使用。編譯生成的配置文件經(jīng)計(jì)算機(jī)并行通信口接到Altera專(zhuān)用編程電纜上，再接到器件的編程接口，利用應(yīng)用軟件提供的編程軟件，Programmer即可對(duì)器件進(jìn)行配置。這種方法的優(yōu)點(diǎn)是配置方便、迅速，便于修改。3.2電梯控制系統(tǒng)的VHDL語(yǔ)言設(shè)計(jì)及仿真初始狀態(tài)電梯處于2層開(kāi)門(mén)。當(dāng)電梯收到2層外部請(qǐng)求信號(hào)DOWN2時(shí)，電梯運(yùn)行到2層，開(kāi)門(mén)之后再關(guān)門(mén)。當(dāng)電梯收到3層內(nèi)部請(qǐng)求信號(hào)，電梯運(yùn)行到3層，開(kāi)門(mén)之后再關(guān)門(mén)。電梯繼續(xù)收到1層外部請(qǐng)求信號(hào)，電梯下降至1層，開(kāi)門(mén)之后再關(guān)門(mén)。如圖3-1。圖3-13.3電梯控制系統(tǒng)的實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn)本設(shè)計(jì)所用實(shí)驗(yàn)平臺(tái)為CIC-310CPLD/FPGADevelopmentSystem智能型可編程數(shù)字開(kāi)發(fā)系統(tǒng)，芯片為Altera公司的EPF10KLC84-4。如圖3-2。圖3-2系統(tǒng)時(shí)鐘CLK頻率采用1KHz，經(jīng)分頻進(jìn)程產(chǎn)生電梯狀態(tài)控制時(shí)鐘和按鍵控制時(shí)鐘。其中電梯狀態(tài)控制時(shí)鐘是系統(tǒng)時(shí)鐘CLK經(jīng)分頻得到頻率約等于1Hz的時(shí)鐘。按鍵請(qǐng)求信號(hào)輸入使用4×4矩陣鍵盤(pán)。其中內(nèi)部請(qǐng)求信號(hào)STOP1對(duì)應(yīng)SWESTOP2對(duì)應(yīng)SWDSTOP3對(duì)應(yīng)SWCUP1對(duì)應(yīng)SWAUP2對(duì)應(yīng)SW9DOWN2對(duì)應(yīng)SW5DOWN3對(duì)應(yīng)SW4RESET對(duì)應(yīng)SW3如圖3-3。圖3-3各樓層請(qǐng)求信號(hào)指示燈、開(kāi)門(mén)指示燈及電梯運(yùn)行狀態(tài)指示燈使用LED指示燈D17-D32。具體對(duì)應(yīng)為：開(kāi)門(mén)指示燈對(duì)應(yīng)D17運(yùn)行狀態(tài)指示燈對(duì)應(yīng)D18電梯內(nèi)部1層請(qǐng)求指示燈對(duì)應(yīng)D24電梯內(nèi)部2層請(qǐng)求指示燈對(duì)應(yīng)D25電梯內(nèi)部3層請(qǐng)求指示燈對(duì)應(yīng)D26電梯外部1層上升指示燈對(duì)應(yīng)D27電梯外部2層上升指示燈對(duì)應(yīng)D28電梯外部2層下降指示燈對(duì)應(yīng)D31電梯外部3層下降指示燈對(duì)應(yīng)D32如圖3-4。圖3-4樓層顯示使用數(shù)碼管DP1，如圖3-5。圖3-5配置芯片管腳如圖3-6。圖3-6進(jìn)行實(shí)驗(yàn)臺(tái)實(shí)現(xiàn)：當(dāng)按下復(fù)位鍵RESET之后，進(jìn)入初始狀態(tài)STOPOPEN1，數(shù)碼管顯示為1，表示電梯處于1層，如圖3-7。圖3-7此時(shí)當(dāng)電梯收到3層外部下降請(qǐng)求信號(hào)之后，繼續(xù)收到梯內(nèi)2層請(qǐng)求信號(hào)和2層外部上升信號(hào)時(shí)(如圖3-8，為電梯到達(dá)3層停站開(kāi)門(mén)時(shí)所拍)，電梯先到達(dá)3層(如圖3-9)開(kāi)門(mén)，4秒后關(guān)門(mén)電梯再下降到2層(如圖3-10)。圖3-8圖3-9圖3-10驗(yàn)證結(jié)果符合要求。

結(jié)論與體會(huì)此課題說(shuō)明了使用VHDL語(yǔ)言設(shè)計(jì)數(shù)字電路的方法以及VHDL語(yǔ)言在數(shù)字電路設(shè)計(jì)仿真中的重要作用,仿真結(jié)果表明VHDL語(yǔ)言應(yīng)用于數(shù)字電路仿真是切實(shí)可行的,該語(yǔ)言在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開(kāi)發(fā)成本，這種設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。通過(guò)對(duì)本設(shè)計(jì)項(xiàng)目的研究，鍛煉了EDA，數(shù)字電路等多門(mén)課程。提高了工程實(shí)踐能力。使得所學(xué)的專(zhuān)業(yè)知識(shí)得到了實(shí)踐和運(yùn)用的機(jī)會(huì)。且通過(guò)實(shí)踐和運(yùn)用使得相關(guān)的理論知識(shí)更加扎實(shí)，相關(guān)的操作技能更加熟練。例如使用MAX+PLUSII軟件和硬件實(shí)驗(yàn)平臺(tái)都得到了充分的鍛煉。其中遇到了很多困難，逐步摸索方法，克服問(wèn)題，找到問(wèn)題原因所在，縮短設(shè)計(jì)周期。這些是實(shí)驗(yàn)和學(xué)習(xí)中所不知道的，對(duì)于未來(lái)參加工作會(huì)有很大的幫助。

致謝本次設(shè)計(jì)的完成，首先要感謝我的指導(dǎo)教師，尚媛園老師。對(duì)此設(shè)計(jì)提出的意見(jiàn)和建議，都具有重要的建設(shè)性意義。此外，尚老師認(rèn)真負(fù)責(zé)的工作精神，嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度都給我留下深刻印象，成為我今后努力的方向。感謝研究生馬森師哥，詳細(xì)的講解了論文的各種注意事項(xiàng)，并為我們的畢業(yè)設(shè)計(jì)答辯提出了很多建議并傳授了寶貴的經(jīng)驗(yàn)。感謝給予過(guò)我?guī)椭乃型瑢W(xué)。在他們身上，我看到了互相幫助、信息共享的團(tuán)隊(duì)精神。他們的幫助使我受益匪淺。感謝所有給予我支持和鼓勵(lì)的人，由衷的感謝大家！

參考文獻(xiàn)[1]侯伯亭，顧新．VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)．西安電子科技大學(xué)出版社[M]．1997年．[2]黃仁欣．EDA技術(shù)使用教程．清華大學(xué)出版社[M]．2006年．[3]章彬宏．EDA應(yīng)用技術(shù)．北京理工大學(xué)出版社[M]．2007年．[4]蔣金周．試驗(yàn)電梯控制系統(tǒng)的設(shè)計(jì)與研究．南京理工大學(xué)[J]．2006．[5]賴(lài)榮堅(jiān)．載貨電梯電子控制電路的設(shè)計(jì)．廣東藥學(xué)院學(xué)報(bào)[J]．1992年01期．[6]歐哲．智能電梯控制系統(tǒng)的開(kāi)發(fā)．機(jī)電工程技術(shù)[J]．2006年03期．[7]陳放．可編程序控制器在電梯控制中的應(yīng)用．機(jī)械[J]．1992年02期．[8]趙碩，李長(zhǎng)榮．電梯控制系統(tǒng)設(shè)計(jì)策略．齊齊哈爾大學(xué)學(xué)報(bào)[J]．2005年01期．[9]金沙．模擬電梯運(yùn)行的控制系統(tǒng)．渤海大學(xué)學(xué)報(bào)[J]．2004年02期．[10]陳金林．時(shí)鐘程序電梯控制系統(tǒng)．現(xiàn)代城市研究[J]．2003年S1期．[11]黃靜，郭勇．對(duì)目前國(guó)內(nèi)電梯控制技術(shù)的研究．電腦與信息技術(shù)[J]．2002年05期．[12]趙會(huì)軍．電梯模型及其控制系統(tǒng)的設(shè)計(jì)．承德石油高等專(zhuān)科學(xué)校學(xué)報(bào)[J]．2000年01期．[13]郭金玉，陳國(guó)呈．電梯控制系統(tǒng)中召喚和應(yīng)答信號(hào)的實(shí)現(xiàn)．微計(jì)算機(jī)信息[J]．2000年01期．[14]趙志方．國(guó)外電梯控制系統(tǒng)的簡(jiǎn)況和發(fā)展趨勢(shì)．電氣傳動(dòng)[J]．1982年01期．

附錄電梯控制系統(tǒng)VHDL程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entityfliftisport(clk,reset,upl,up2,down2,down3,stopl,stop2,stop3:instd_logic;uplight,downlight,stoplight:bufferstd_logic_vector(3downto1);udsig:bufferstd_logic;position:bufferintegerrange1to3;y:outstd_logic_vector(6downto0);doorlight:outstd_logic);endflift;architecturebehavoffliftistypestate_typeis(stopopen1,dooropen,doorclose,wait1,wait2,wait3,wait4,up,down,stop);signalstate:state_type:=stopopen1;signalclearup,cleardn,buttclk,fliclk:std_logic;signalq:std_logic_vector(9downto0);beginprocess(clk)beginifreset='1'thenq<="0000000000";elsifrising_edge(clk)thenq<=q+1;endif;buttclk<=q(0);fliclk<=q(9);endprocess;cont:process(reset,fliclk)variablepos:integerrange3downto1;beginifreset='1'thenstate<=stopopen1;clearup<='0';cleardn<='0';elsifrising_edge(fliclk)thencasestateiswhenstopopen1=>doorlight<='1';position<=1;pos:=1;state<=wait1;whenwait1=>state<=wait2;whenwait2=>clearup<='0';cleardn<='0';state<=wait3;whenwait3=>state<=wait4;whenwait4=>state<=doorclose;whendoorclose=>doorlight<='0';ifudsig='0'thenifposition=3thenifstoplight="000"anduplight="000"anddownlight="000"thenudsig<='1';state<=doorclose;elseudsig<='1';state<=down;endif;elsifposition=2thenifstoplight="000"anduplight="000"anddownlight="000"thenudsig<='0';state<=doorclose;elsifstoplight(3)='1'ordownlight(3)='1'thenudsig<='0';state<=up;elseudsig<='1';state<=down;endif;elsifposition=1then