試驗(yàn)二組合規(guī)律電路〔一〕)構(gòu)成的組合規(guī)律電路的分析與設(shè)計(jì)方法。二、預(yù)習(xí)要求1．按設(shè)計(jì)步驟，依據(jù)所給器件設(shè)計(jì)試驗(yàn)內(nèi)容1、2的規(guī)律電路圖。25.16.3的工作原理與設(shè)計(jì)思想。的外引線排列圖。三、試驗(yàn)說(shuō)明是在任一時(shí)刻的輸出信號(hào)僅取決于該時(shí)刻的輸入信號(hào)，而與信號(hào)作用前電路原來(lái)所處的狀態(tài)無(wú)關(guān)。所示，先依據(jù)實(shí)際的規(guī)律問(wèn)題進(jìn)展規(guī)律抽象，定義規(guī)律狀態(tài)的含意，再依據(jù)給定大事因果關(guān)系列出規(guī)律真值表。然后用卡諾圖或代數(shù)法化簡(jiǎn)，求出最簡(jiǎn)規(guī)律表達(dá)式。用給定的規(guī)律門(mén)電路實(shí)現(xiàn)簡(jiǎn)化后的規(guī)律表達(dá)式，畫(huà)出規(guī)律電路圖。的連線也最少。表；依據(jù)真值表進(jìn)展分析；確定電路功能。四、試驗(yàn)內(nèi)容B大小的比較電路。畫(huà)出規(guī)律圖(L1、L2、L3分別表L2(A<B)，L3(A=B))。設(shè)A、B分別接至數(shù)據(jù)開(kāi)關(guān)，L1、L2、L3接至規(guī)律顯示器(燈)，將試驗(yàn)結(jié)果記入表5.16.1中。5.16.1設(shè)A、B為數(shù)據(jù)選擇掌握端，Dl、D2、D3L為輸出端，試設(shè)計(jì)一具有表5.16.2AB接至數(shù)據(jù)開(kāi)關(guān)，D1接至高電平，D2、D350Hz(或其它可區(qū)分又便于觀測(cè)的信號(hào)B狀態(tài)，L的波形。10設(shè)有一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的規(guī)律電路如圖5.16.3(a)所示(圖5.16.3(b)為四輸人與74LS20外引線排列圖RYG即一組燈0LLL1R、G、Y消滅哪五種狀態(tài)時(shí)，要求規(guī)律電路發(fā)出故障信號(hào)(L1)。)，驗(yàn)證理論分析結(jié)5.16.3中。圖5.16.3 監(jiān)視交通信號(hào)燈工作狀態(tài)的規(guī)律電路及74LS20管腳圖規(guī)律電路 (b)74LS20外引線排列圖五、試驗(yàn)報(bào)告要求l、2、3記錄的數(shù)據(jù)和波形，并加以總結(jié)。六、思考題外74LSl0一樣。七、留意事項(xiàng)TTL與非門(mén)多余的輸入端可接高電平，以防引入干擾。八、試驗(yàn)元、器件集成塊74LS00 2片 74LS10 2片 74LS20 1片一、試驗(yàn)?zāi)康?/p>

試驗(yàn)三組合規(guī)律電路〔二〕(MSI)的性能及使用方法；二、預(yù)習(xí)要求74LS283的外引線排列圖和功能表。22、3的要求，設(shè)計(jì)并畫(huà)出規(guī)律電路圖。5.16.4的工作原理。三、試驗(yàn)原理編碼、譯碼、顯示原理電路如圖5.16.48線—3線優(yōu)先編碼器74LSl48、4線—七段譯碼器/驅(qū)動(dòng)器顯示器等組成。5.16.4：74LS151功能表

函數(shù)產(chǎn)生器圖5.16.4 編碼、澤碼、顯示電路原理圖函數(shù)產(chǎn)生器數(shù)據(jù)選擇器的典型應(yīng)用之一——規(guī)律的外引線5.16.5和表5.16.4所示。5.16.4D0～D7的與或函數(shù)，它的表達(dá)式為(5.16.1)小項(xiàng)，明顯當(dāng)Di=1時(shí)，其對(duì)應(yīng)的最小mi在與或表達(dá)式中消滅。當(dāng)Di=0時(shí)，對(duì)應(yīng)的最小項(xiàng)就不消滅。利用這一點(diǎn)，可以實(shí)現(xiàn)組合規(guī)律函數(shù)。A2、A1、A0D0～ST始終保持低電平，這樣，八選一數(shù)據(jù)選擇器就成為一個(gè)三變量的函數(shù)產(chǎn)生器。可以將此函數(shù)改成以下形式L=m0D0+m2D2+m5D5+m6D6+m7D7(5.16.2)式(5.16.2)符合式(5.16.1)的標(biāo)準(zhǔn)形式。考慮到式中沒(méi)有消滅最小項(xiàng)m1、m3、m4，因而只有所示。3．3線-8線譯碼器用于規(guī)律函數(shù)產(chǎn)生器和數(shù)據(jù)安排器3線-874LSl385.16.75.16.5所示。 圖5.16.6 用74LSl51構(gòu)成規(guī)律函數(shù)產(chǎn)生器 圖5.16.7 74LSl38外引線排列圖5.16.75.16.5STASTBSTCSTA=1，STB=0、STC=0同時(shí)滿足時(shí)，才允許譯碼，否則就制止譯碼。設(shè)置多個(gè)選通端，使得該譯碼器能被敏捷地組成各種電路。在允許譯碼條件下，由功能表5.16.5可寫(xiě)出5.16.6所示的規(guī)律函數(shù)，則只要將輸入變量A、B、CA2、A1、A0端，并利用摩根定律進(jìn)展變換，可得由此可畫(huà)出其規(guī)律圖如圖5.16.8所示。此5.16.7STA作為數(shù)據(jù)輔入端，而將A2、A1、A0作為地址輸入端，則當(dāng)STB=STC=0時(shí)，從STA端來(lái)的A2、A1、A0所確定的一根輸出線送出去。例如，當(dāng)A2A1A0=100時(shí)，STAY4輸出端。圖5.16.8 4．用加法器組成一個(gè)代碼轉(zhuǎn)換電路，將BCD代碼的8421碼轉(zhuǎn)成余3碼。路的規(guī)律真值表，如表5.16.6所示。由表中可見(jiàn)，0011，即十進(jìn)制數(shù)的3。故可得Y3Y2Y1Y0=DCBA+0011(5.16.4(5.16.4474LS283便可所示。四、試驗(yàn)內(nèi)容在圖5.16.4所示原理電路中標(biāo)出器件外引線管腳號(hào)，并接好線。將I0～I(xiàn)7，分別接至數(shù)據(jù)開(kāi)關(guān)，驗(yàn)證74LS48驗(yàn)結(jié)果。74LS151(74LS138和與非門(mén))設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的規(guī)律電路。其條件是信號(hào)燈由紅(R表示)(Y代表)和綠(用G表示)三種顏色燈組成，正常工作時(shí)，任何時(shí)刻只能是態(tài)時(shí)，電路發(fā)生故障，要求規(guī)律電路發(fā)出故障信號(hào)。五、試驗(yàn)報(bào)告要求1．列出試驗(yàn)結(jié)果，總結(jié)本次試驗(yàn)體會(huì)。2，舉例說(shuō)明編碼器、譯碼器、數(shù)據(jù)選擇器的用途。六、思考題5.16.474LS14801274LS4874LS04?七、留意事項(xiàng)TTL與非門(mén)多余輸入端可接高電平，以防引入干擾。八、試驗(yàn)元、器件74LS148、74LS04、74LS48、74LS151、74LSl38、74LS10、74LS2831片共陰七段顯示器1塊〔7448與七段顯示器連接好了〕一、試驗(yàn)?zāi)康?/p>

試驗(yàn)四集成觸發(fā)器生疏并驗(yàn)證觸發(fā)器的規(guī)律功能及相互轉(zhuǎn)換的方法。JK觸發(fā)器規(guī)律功能的測(cè)試方法。3JK觸發(fā)器構(gòu)成簡(jiǎn)潔時(shí)序規(guī)律電路的方法。4．進(jìn)一步生疏用雙蹤示波器測(cè)量多個(gè)波形的方法。二、預(yù)習(xí)要求復(fù)習(xí)觸發(fā)器的根本類型及其規(guī)律功能。2DJK觸發(fā)器的真JK觸發(fā)器轉(zhuǎn)換成DT觸發(fā)器、T’觸發(fā)器的根本方法。4、5的要求，分別設(shè)計(jì)同步時(shí)序脈沖輸出器電路和同步三分頻電路，其輸出波形分別如圖5.17.1和圖5.17.4所示。三、試驗(yàn)原理與參考電路集成觸發(fā)器的根本類型及其規(guī)律功能。按觸發(fā)器的規(guī)律功能分，有RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、TT’觸發(fā)器。按觸發(fā)脈沖的觸發(fā)形式分，有高電平觸發(fā)、低電平觸發(fā)、上升沿觸發(fā)和下降沿觸發(fā)以及主從觸發(fā)器的脈沖觸發(fā)等。表5.17.1分別列出了時(shí)鐘掌握觸發(fā)器的特性方程和功能表。表5.17.1 時(shí)鐘掌握觸發(fā)器觸發(fā)器的轉(zhuǎn)換JK觸發(fā)器和D觸發(fā)器，很少有TT’觸發(fā)器，所以有時(shí)候我們要用一種類型的觸發(fā)器代替另一種類型的觸發(fā)器。這就需要進(jìn)展觸發(fā)器的轉(zhuǎn)5.17.2。5.17.2觸發(fā)器的轉(zhuǎn)換CMOSJK觸發(fā)器CD4027，其功能齊全、用途廣泛。圖5.17.25.17.3分別示5.17.3CD4023(3CMOS與非門(mén))的外引線排列。圖5.17.2 CD4027外引線排列 圖5.17.3 CD4023外引線排列從功能表中可知，CD4027是具有直接清零端、在CP上升沿翻轉(zhuǎn)的邊沿觸發(fā)器。其最大工作16MHz。表5.17.3CD4027功能表觸發(fā)器是構(gòu)成各種時(shí)序規(guī)律電路的基大致如下：依據(jù)給定的工作波形，確定計(jì)數(shù)器滿足：2n-1<N<2n。列出計(jì)數(shù)器狀態(tài)表。由選用的JK觸發(fā)器規(guī)律功能求出鼓勵(lì)表。將狀態(tài)表和鼓勵(lì)表用卡諾圖化簡(jiǎn)，Qn之間的規(guī)律表達(dá)式(即驅(qū)動(dòng)方程)。按驅(qū)動(dòng)方程畫(huà)計(jì)數(shù)器的規(guī)律電路圖。四、試驗(yàn)內(nèi)容驗(yàn)證JK觸發(fā)器的規(guī)律功能。JK觸發(fā)器轉(zhuǎn)換成TD觸發(fā)器，并驗(yàn)證其功能。將兩個(gè)JK觸發(fā)器連接起來(lái)，即其次個(gè)JK觸發(fā)器的J、K端連接在一起，接到第一個(gè)JKQ1kHz方波，用示波器分別觀看和記錄CP、1Q、2Q的波形，理解二分頻，四分頻的概念。設(shè)計(jì)一個(gè)同步時(shí)序脈沖輸出器，其輸出波形如圖5.17.1所示。用示波器觀看和記錄CPL的波形。設(shè)計(jì)一個(gè)同步三分頻電路，其輸出波形如圖5.17.4所示。用示波器觀看和記錄CP、1Q、2Q的波形。3C、1、2Q標(biāo)出幅值和周期。4.CPL的波形，標(biāo)出幅值和周期。5.,CP、1Q、2Q的波形，標(biāo)出幅值和周期。六、思考題在本試驗(yàn)中，能用負(fù)方波代替時(shí)鐘脈沖嗎?為什么?觀看同步時(shí)序規(guī)律掌握器CPLCPCH1LCH2通道，“觸發(fā)選擇”置CH1通道，示波器上所顯示的波形能穩(wěn)定嗎?假設(shè)不能穩(wěn)定，應(yīng)如何選擇觸發(fā)電壓?七、留意事項(xiàng)本試驗(yàn)使用的集成芯片(CD4027和CD4023均為CMOS集成電路，因此必需嚴(yán)格遵守CMOS集成電路的使用規(guī)章。用示波器觀看多個(gè)波形時(shí)，最好承受外觸發(fā)方式，并且選用頻率最低的電壓作外觸發(fā)電壓。八、試驗(yàn)元、器件雙JK觸發(fā)器CD4027 1片 三3輸入與非門(mén)CD4023 1片

試驗(yàn)五計(jì)數(shù)、譯碼、顯示電路75LS161的規(guī)律功能。學(xué)習(xí)74LS48BCD譯碼器和共陰極七段顯示器的使用方法。二、預(yù)習(xí)要求1．復(fù)習(xí)計(jì)數(shù)、譯碼和顯示電路的工作原理。74LS161的規(guī)律功能及使用方法。預(yù)習(xí)74LS48譯碼器和共陰極七段顯示器的工作原理及使用方法。三、試驗(yàn)原理與參考電路計(jì)數(shù)、譯碼、顯示電路是由計(jì)數(shù)器、譯碼器和顯示器三局部組成的。計(jì)數(shù)器格外重要的根本操作，所以也是應(yīng)用最廣泛的規(guī)律部件之一。集成計(jì)數(shù)器是中規(guī)模集成電路，其種類有很多。假設(shè)按各觸發(fā)器翻轉(zhuǎn)的次序分類，計(jì)數(shù)器可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。在同步計(jì)數(shù)器電路中，全部觸發(fā)器都以輸入計(jì)數(shù)脈沖為時(shí)鐘脈沖，應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)。在異步計(jì)數(shù)器電路中，有的觸發(fā)器以計(jì)數(shù)脈沖作假設(shè)依據(jù)計(jì)數(shù)數(shù)字的增減分類，可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器三種；假設(shè)按N進(jìn)制計(jì)數(shù)器三種。計(jì)數(shù)器常從零開(kāi)頭計(jì)數(shù)，所以應(yīng)具有“置零(去除)”功能。此外計(jì)數(shù)器還有“預(yù)置數(shù)”的功能，通過(guò)預(yù)置數(shù)據(jù)于計(jì)數(shù)器中，可以使計(jì)數(shù)器從任意值開(kāi)頭計(jì)數(shù)。的集成計(jì)數(shù)器。74LS90異步二—五—十進(jìn)制計(jì)數(shù)器74LS90的外引線排列圖和功能表。5.18.174LS90功能表74LS90是由二進(jìn)制及五進(jìn)制構(gòu)成的十CP0輸入，Q0作為輸出，構(gòu)成二進(jìn)制計(jì)數(shù)器(也稱二分頻電路)；計(jì)數(shù)脈沖由CP1輸入，Q3、Q2、為輸出時(shí)，是五分頻電路)。假設(shè)將輸出Q03 與輸入CP1相連，Q～Q 作為輸出，則構(gòu)成8421碼的十進(jìn)制計(jì)數(shù)器，計(jì)數(shù)挨次如表3 5．18．2(a)所示(Q，作為輸出時(shí)，是格外頻20Q：作為輸出時(shí)，也是格外頻電路，但占空比為40％)；假設(shè)Q3CP05421碼的十進(jìn)制計(jì)數(shù)器，計(jì)數(shù)挨次如表5.18.2(b)所示(Q050％)。表5.18.2(a) 表1.18.2(b)Q0，與CP1連接的計(jì)數(shù)序列(8421碼) Q3與CP0連接的計(jì)數(shù)序列(5421碼)74LS192同步十進(jìn)制可逆計(jì)數(shù)器5.18.25.18.374LS192的外引線排列圖和功能表。5.18.374LS192功能表74LS192是同步十進(jìn)制可逆計(jì)數(shù)器，具有雙時(shí)鐘和可預(yù)置功能。CR=1時(shí)，無(wú)論有無(wú)計(jì)數(shù)脈沖，Q3～Q0均為0LD=0所置數(shù)據(jù)Q3～Q0。CPD=1CPUCP9后，CO=0。CPU=1CPD送入，則在CP0后，BO=0。74LS1614位二進(jìn)制同步計(jì)數(shù)器 圖圖5.18.3和表5.18.4分別示出74LS161外引線排列圖和功能表。74LS161TTL集成同步二進(jìn)制計(jì)數(shù)器，它的主要功能為CP，計(jì)數(shù)器馬上清零，Q3～Q00，稱為異步去除。LD=0時(shí)，在時(shí)鐘脈沖上升沿的作用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。ETP=ETT=1時(shí)，計(jì)數(shù)器計(jì)數(shù)。ETP=0ETT=0時(shí)，計(jì)數(shù)器制止計(jì)數(shù)，為鎖存狀態(tài)。本試驗(yàn)選用74LS161同步二進(jìn)制計(jì)數(shù)器，承受反響方式構(gòu)成十進(jìn)制計(jì)數(shù)器。反響式十進(jìn)制計(jì)數(shù)器一般有兩種形式。其一，利用去除端CR構(gòu)成。即：當(dāng)Q3Q2Q1Q0=1010(10)5.18.4所示。該電路由于1010狀態(tài)只是瞬間，它會(huì)引起譯碼電路的誤動(dòng)作，因此很少被承受。其二，利用預(yù)置端LDD0D1D2D31001(9)時(shí)，利用Q3Q0反響線使預(yù)置端LD=0則當(dāng)?shù)谑畟€(gè)CP到來(lái)時(shí)，計(jì)數(shù)器輸出端等于輸入端電平，即：Q0=Ql=Q2=Q3=0。LD構(gòu)成的計(jì)數(shù)器電路如5.18.5所示。5.18.45.18.5利用置數(shù)端的反響式計(jì)數(shù)器以上介紹的是一片計(jì)數(shù)器工作的狀況。在實(shí)際應(yīng)用中，往往需要多片計(jì)數(shù)器構(gòu)成多位計(jì)數(shù)狀態(tài)。所以我們介紹一下計(jì)數(shù)器的級(jí)聯(lián)方法。級(jí)聯(lián)可分串行進(jìn)位和并行進(jìn)位兩種。串行進(jìn)所示。后者比前者的速度大大提高。譯碼器74LS48BCD碼七5.18.75.18.5所示。串行進(jìn)位式2位十進(jìn)制計(jì)數(shù)器 〔b〕并行進(jìn)位式2位十進(jìn)制計(jì)數(shù)器74LS48具有以下特點(diǎn)：消隱(滅燈)輸入BI低電平有效。當(dāng)BI=0時(shí)，不管其余輸入狀態(tài)如何，全部輸出為零，數(shù)碼管七段全暗，無(wú)任何顯示?？捎脕?lái)使顯示的數(shù)碼閃耀，或與某一信號(hào)同時(shí)顯示。譯碼時(shí)，BI=1。LT=0(BI/RBO=1)時(shí)，無(wú)論其余輸入為何狀態(tài)，全部輸出為l，數(shù)碼管七段全亮，顯示8?？捎脕?lái)檢查數(shù)碼管、譯碼器有無(wú)故障。譯碼時(shí)，LT=1。顯示器顯示器承受七段發(fā)光二極管顯示器，它可直接顯示出譯碼器輸出的十進(jìn)制數(shù)。七段發(fā)光顯示器有共陽(yáng)接法和共陰接法兩種。共陽(yáng)接法就是把發(fā)光二極管的陽(yáng)極都連在一起接到高電平上，與其配套的譯碼相反，它是把發(fā)光二極管的陰極都連在一起接地，與其配套的譯碼器外引線排列圖、共陰接法以及數(shù)字、(b)、(c)所示。假設(shè)輸入的頻率較高時(shí)，顯示器所顯示的數(shù)字可能消滅混亂或很快轉(zhuǎn)變結(jié)果，這時(shí)，可在計(jì)數(shù)器后面加一級(jí)鎖存器(74LS273，八D觸發(fā)器)74LS17)或射隨器來(lái)提升電流。本試驗(yàn)還用到CMOS四2外引線排列圖見(jiàn)試驗(yàn)一。四、試驗(yàn)內(nèi)容74LS161的規(guī)律功能(計(jì)數(shù)、去除、置數(shù)、使能及進(jìn)位等)CP選用手動(dòng)單次脈(各集成芯片之間的連線自畫(huà))。1Hz正方波。觀看電路的計(jì)數(shù)、譯碼、顯示過(guò)程。1Hz1kHzQ0、Q1、Q2、Q3的輸出波形以及CP的波形，比較它們的時(shí)序關(guān)系。00。五、試驗(yàn)報(bào)告要求1．畫(huà)出十進(jìn)制計(jì)數(shù)、譯碼、顯示電路中各集成芯片之間的連接圖。標(biāo)出周期，并比較它們的時(shí)序關(guān)系。六、思考題用示波器觀看CP、Q3～Q0波形時(shí)，要想正確觀看波形的時(shí)序關(guān)系，應(yīng)選擇什么觸發(fā)方式?假設(shè)選用外觸發(fā)方式，則應(yīng)選哪個(gè)電壓作為外觸發(fā)電壓?確的選擇，你認(rèn)為觸發(fā)斜率旋鈕應(yīng)置(+)?還是(—)，做減法計(jì)數(shù)時(shí)，該旋鈕應(yīng)置(+)?還是(—)?為什么?七、留意事項(xiàng)閑置的輸入端不能懸空。檢查顯示器各段好壞時(shí)，可與譯碼器74LS48連接后，用LT=0來(lái)實(shí)現(xiàn)，也可由電源+5V470電阻限流后接到顯示器各段檢查。八、試驗(yàn)元、器件計(jì)數(shù)器 74LS161 2片，譯碼器 74LS48 2片，共陰七段顯示器 2片，四2輸入與非門(mén) CD4011 1片一、試驗(yàn)?zāi)康?/p>

試驗(yàn)六移位存放器把握移位存放器74LSl94的規(guī)律功能。74LS12574LS9374LS138的使用。二、預(yù)習(xí)要求了解移位存放器74LS19474LS93、3線—8線譯碼器74LSl38以74LS125的規(guī)律功能。自擬試驗(yàn)步驟和電路，畫(huà)出圖5.20.1所示串行移位電路的具體接線圖。5.20.5Y0～Y3。三、試驗(yàn)原理與參考電路圖5.20.1所示電路可將預(yù)置的二進(jìn)制數(shù)D3D2D1D0，在時(shí)序脈沖的掌握下，經(jīng)三態(tài)門(mén)后，串行移位輸入到移位存放器，并行輸出至LED顯示。該電路主要由三局部組成：1．移位存放器我們選用移位存放器74LS194。它是4位雙向移位存放器，最高時(shí)鐘頻率為并行輸出，左移和右移的功能。這些功能均通過(guò)模式掌握M1M05.20.1D0D1D2D3端送入4位二進(jìn)制數(shù)，并使M1=M0=1時(shí)，該4位二進(jìn)制數(shù)同步并行輸入至存放器。當(dāng)CP到來(lái)后，在CP上升沿的作用下，4位二進(jìn)制數(shù)并行輸出；假設(shè)M1=0，M0=1，則該4DSR，在CP上升沿作用下，同步右M1=1，M0=0M1=M0=0，存放器保持。74LS1945.20.25.20.2所示。Q00Q10Q30--Q0Q1Q2、的電平Q0n、Q1n、Q2n、Q3n——時(shí)鐘上升沿↑前Q0、Q1、Q2、Q3的電平274LS12574LS125為410和浮高阻狀態(tài))EN為高電尋常，輸出斷開(kāi)(制止)EN為低電尋常，輸出等74LS1255.20.35.20.3。時(shí)序脈沖產(chǎn)生器是計(jì)算機(jī)及通信設(shè)備常常使用的一種規(guī)律部件。它具有多個(gè)輸出端，在這些輸出端上能按肯定的時(shí)間挨次逐個(gè)地消滅節(jié)拍掌握脈沖。時(shí)序脈沖產(chǎn)生器一般分為兩類：一類是移位存放器型，另一類是計(jì)數(shù)譯碼5.20.474LS194構(gòu)成的移位存放器型環(huán)形計(jì)數(shù)器。在循環(huán)前，先使M1=M0=1，讓預(yù)置數(shù)并行置入，然后再轉(zhuǎn)變M1、M0的電平，使預(yù)置數(shù)左循環(huán)或右5.20.4接成右循環(huán)狀態(tài)循環(huán)前必需要預(yù)置一個(gè)初始狀態(tài)。5.20.574LS9374LS138組成的。74LS93416MHz4JK觸發(fā)CPCP0Q0輸出時(shí)，為二分頻計(jì)數(shù)器；CPCP1輸入，從Q1、Q2、Q3輸出時(shí)，為八分頻計(jì)數(shù)器，兩計(jì)數(shù)器彼此獨(dú)立。而當(dāng)CPCP0Q0CP15.20.45.10.55.20.6。譯碼器74LS138是3線-8線譯碼器。試驗(yàn)二中已有介紹，此處不再贅述。圖5.20.5所示計(jì)數(shù)譯碼型時(shí)序脈沖產(chǎn)生器可改接。四、試驗(yàn)內(nèi)容74LS1941Hz方波，M1、M0接SW1、SW2。Q0～Q3LED顯示，CP1Hz方波。照?qǐng)D5.20.4組裝移位存放器型環(huán)形計(jì)數(shù)器。選單次手動(dòng)脈沖或1Hz方波作為CP輸入，0001、0101、0111觀看數(shù)據(jù)的循環(huán)過(guò)程。5.20.58個(gè)節(jié)拍的時(shí)序脈沖產(chǎn)生器，CP11kHzY0～Y74個(gè)節(jié)拍的時(shí)序脈沖產(chǎn)生器。74LS125SW1-SW4，74LS194的右(左)移端，并行輸出的傳輸過(guò)程。將手動(dòng)單次脈沖或1Hz方波改為lkHz方波，觀看并記錄CP波形、時(shí)序脈沖產(chǎn)生器串行輸入右移端(左移端)DSR(DSL)波形，Q0、Q1、Q2、Q3的波形。最終比較它們之間的時(shí)序關(guān)系。五、試驗(yàn)報(bào)告要求畫(huà)出節(jié)拍脈沖產(chǎn)生器只產(chǎn)生四個(gè)節(jié)拍的電路圖。畫(huà)出串行移位電路的試驗(yàn)電路圖。在坐標(biāo)紙上對(duì)應(yīng)繪出CP、Y0、Y1、Y2、Y3、DSR、Q0、Q1、Q2、Q3 10個(gè)波形的波形圖，并比較它們之間的時(shí)序關(guān)系。六、思考題6．中，10CP的上升沿?哪些是在CP的下降沿?七、留意事項(xiàng)74LS93的電源和地與大多數(shù)集成芯片不同。它的正電源Vcc5腳，而接地10腳，使用時(shí)要特別留意，以免接錯(cuò)，造成器件損壞。5.20.4所示移位存放器型環(huán)形計(jì)數(shù)器在循環(huán)前必需預(yù)置一個(gè)初始狀態(tài)(即被循環(huán)的二進(jìn)制數(shù))M0=M1=1Q0～Q3M0、M1電平，進(jìn)展循環(huán)。74LS125的輸出端線與后，嚴(yán)禁兩個(gè)或兩個(gè)以上的三態(tài)門(mén)同時(shí)選通。即節(jié)拍脈沖產(chǎn)生器所產(chǎn)生的脈沖不能同一時(shí)刻消滅。八、試驗(yàn)元、器件移位存放器74LS194 1片，計(jì)數(shù)器 74LS93 1片，3線—8線譯碼器74LS138 1片，三態(tài)門(mén)74LS125 1片試驗(yàn)七555集成定時(shí)器及應(yīng)用〔一〕一、試驗(yàn)?zāi)康纳?55集成定時(shí)器的組成及工作原理。把握用定時(shí)器構(gòu)成單穩(wěn)態(tài)電路、多諧振蕩電路和施密特觸發(fā)電路等。二、預(yù)習(xí)要求了解555集成定時(shí)器的外引線排列和功能。555集成定時(shí)器和外接電阻、電容構(gòu)成的單穩(wěn)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器的工作原理。生器兩種聲音的頻率和持續(xù)時(shí)間。三、試驗(yàn)原理與參考電路1．555集成定時(shí)器簡(jiǎn)介555集成定時(shí)器是模擬功能和數(shù)字規(guī)律功能相結(jié)合的一種雙極型中規(guī)模集成器件。外加電阻、電容可以組成性能穩(wěn)定而準(zhǔn)確的多諧振蕩器、單穩(wěn)電路、施密特觸發(fā)器等，應(yīng)用格外廣泛。5555.22.1所示。它是由上、下兩個(gè)電壓比較TC123

Vcc處(⑤也稱掌握電壓端)，同相輸入端⑥為閾值電壓輸入端。比較器C21Vcc處，反相輸入3端②為觸發(fā)電壓輸入端，用來(lái)啟動(dòng)電路。兩個(gè)比較器的輸出掌握RS觸發(fā)器。當(dāng)比較器C2②V2<1VccC1V6<2Vcc時(shí)，C21，3 3ClRS觸發(fā)器的T截止。V2>1Vcc，V6>2Vcc時(shí)，S=0，R=1，觸發(fā)器被復(fù)位(0)，Q=1T導(dǎo)通。3 3此外，RS觸發(fā)器還設(shè)有復(fù)位端RD④，當(dāng)復(fù)位端處于低電尋常，輸出③為低電平。掌握電壓端⑤是比較器C1的基準(zhǔn)電壓端，通過(guò)外接元件或電壓源可轉(zhuǎn)變掌握端的電壓值，即可轉(zhuǎn)變C1、C20.01的電容，以防止干擾電壓引100～200mA，能直接驅(qū)動(dòng)小型電機(jī)、繼電器和低阻抗揚(yáng)聲器。綜上所述，不難得出555定時(shí)器的根本功能如表5.22.1所示。2．555定時(shí)器的應(yīng)用(1)單穩(wěn)態(tài)電路單穩(wěn)態(tài)電路的組成如圖5.22.2所示當(dāng)電源接通后Vcc通過(guò)電阻R向電容C充電待 電3

時(shí)，RS0VoC通過(guò)三極管TVI<1Vcc為高電平，3TVccRC充電。輸出電壓維持高電平的時(shí)間取決于RCt=tP0時(shí)，電容上的充電電壓為：所以輸出電壓的脈寬取1k～10M，C>1000pF。Vcc555定時(shí)器組成的單穩(wěn)電路可以作為較準(zhǔn)確定時(shí)器。多諧振蕩器5.22.3所示。電源接通后，Vcc通過(guò)電阻R1、R2向電容C充電。電33R1、R2又開(kāi)頭充電；周而復(fù)始，形成振蕩。其振蕩周期與充放電的時(shí)間有關(guān)。振蕩頻率：占空系數(shù)：200kHz。內(nèi)部原理框圖 圖5.22.1 555集成定時(shí)器由上分析可知：R1、R2C有關(guān)，不受電源電壓變化的影響。R1、R2，即可轉(zhuǎn)變占空系數(shù)，其值可在較大范圍內(nèi)調(diào)整。C的值，可單獨(dú)轉(zhuǎn)變周期，而不影響占空系數(shù)。另外，復(fù)位端④也可輸入一掌握信號(hào)。復(fù)位端④為低電尋常，電路停振。施密特觸發(fā)器施密特觸發(fā)器如圖5.22.4所示。其回差電壓為1Vcc。在電壓掌握端⑤外接可調(diào)電壓3四、試驗(yàn)內(nèi)容15555.22.2接線。當(dāng)R=5.1k，C=0.1時(shí)，合理選擇

，使每—個(gè)正倒置脈沖起作用。加輸入信號(hào)后，用POI示波器觀看V、Vc以及Vo的電壓波形，比較它們的時(shí)序關(guān)系，繪出波形，并在圖中標(biāo)出周I期、幅值、脈寬等。)C=10，調(diào)整電位器Rp(R2)，在示波器上觀看輸出波形占空系數(shù)的變化狀況。并觀看占空1:2、1:4、3:4時(shí)的輸出波形。5.22.3R1=5.1k，R2=4.6k，C=0.1VO和tpHtpLVc各轉(zhuǎn)折點(diǎn)的電平。ViPP=3V，f=1kHz的正弦波。限觸發(fā)電平，算出回差電壓。2v、4v電壓，在示波器上觀看該電壓對(duì)輸出波形的脈寬、上、下限觸發(fā)電平以及回差電壓有何影響。6，用兩片555定時(shí)器構(gòu)成變音信號(hào)發(fā)生器，其電路如圖5.22.5所示。它能按肯定規(guī)律發(fā)出兩種不同的聲音。這種變音信號(hào)發(fā)生器是由兩個(gè)多諧振蕩器組成。一個(gè)振蕩頻率較低，另一個(gè)振蕩頻率受其掌握。適當(dāng)調(diào)整電路參數(shù)，可使聲音到達(dá)滿足的效果。75.22.6555R1、R2、R3、C2組成多諧振蕩器。按鈕A未按下時(shí)，555RDR4接地，為低電平，所以振蕩器不工作。按AVccD1C1充電，VC1Vc1變?yōu)楦唠妼こ?，即RD=1A通過(guò)D2將R1R1c1R4放電，當(dāng)c1上的電壓放完，RD=0，振蕩器停頓工作，喇叭也就停頓發(fā)聲。五、試驗(yàn)報(bào)告要求脈寬和幅值等。依據(jù)試驗(yàn)內(nèi)容6.，記錄下你所滿足的變音信號(hào)發(fā)生器最終調(diào)試的電路參數(shù)。并說(shuō)明你的變音發(fā)生器可以用于哪個(gè)地方。六、思考題2c的大小能夠轉(zhuǎn)變振蕩器輸出電壓的周期和占空系數(shù)嗎?試說(shuō)明要想轉(zhuǎn)變占空系數(shù)，必需轉(zhuǎn)變哪些電路參數(shù)。(喇叭)和光(發(fā)光二極管)+10V2Hz。6．中，假設(shè)將前級(jí)的輸出信號(hào)加到后一級(jí)的放電端⑦，聲音將會(huì)如何變化?七、留意事項(xiàng)全部需繪制的波形圖均要按時(shí)間坐標(biāo)對(duì)應(yīng)描繪，而且要正確選擇示波器的AC、DC八、試驗(yàn)元、器件集成定時(shí)器 NE555 2片，電阻 5.1k、4.7k各1只；33k、10k 各3只電容 100k 1只喇叭 8Ω、500Ω 各1只試驗(yàn)八555集成定時(shí)器及應(yīng)用〔二〕一、試驗(yàn)?zāi)康?55集成定時(shí)器的組成及工作原理。555定時(shí)器構(gòu)成假設(shè)干有用電路的設(shè)計(jì)方法。555定時(shí)器構(gòu)建振動(dòng)防盜報(bào)警器等有用電子電路。二、預(yù)習(xí)要求1．了解振動(dòng)防盜報(bào)警器等有用電子電路的應(yīng)用要求。依據(jù)要求，用555集成定時(shí)器和假設(shè)干外接電阻、電容、三極管、振動(dòng)探測(cè)器等設(shè)計(jì)有用振動(dòng)防盜報(bào)警器。要求畫(huà)出電路原理圖。型號(hào)規(guī)格和數(shù)量。三、試驗(yàn)原理說(shuō)明1．振動(dòng)探測(cè)器：是由壓電陶瓷振動(dòng)感應(yīng)片和放大電路組成。機(jī)械振動(dòng)會(huì)使壓電片產(chǎn)生交變電壓，經(jīng)放大器放大后在輸出端輸出溝通信號(hào)。因此，可以通過(guò)調(diào)整放大器的增益來(lái)轉(zhuǎn)變探測(cè)靈敏度。555集成定時(shí)器可構(gòu)成多諧振蕩器：作為報(bào)警訊響器。單穩(wěn)電路：可作為探測(cè)到振動(dòng)后報(bào)警延時(shí)電路。四、試驗(yàn)內(nèi)容1搭建電路，實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。2五、試驗(yàn)報(bào)告要求依據(jù)應(yīng)用要求，設(shè)計(jì)出合理的電路。畫(huà)出電路原理圖。。依據(jù)試驗(yàn)結(jié)果，說(shuō)明電路的工作原理和設(shè)計(jì)思想，以及改進(jìn)方向和措施等。一、試驗(yàn)?zāi)康?/p>

試驗(yàn)九數(shù)—模轉(zhuǎn)換器生疏數(shù)—模轉(zhuǎn)換器的工作原理。學(xué)會(huì)使用集成數(shù)—模轉(zhuǎn)換器DAC0808 。二、預(yù)習(xí)要求了解集成數(shù)—模轉(zhuǎn)換器DAC0808芯片的外引線排列。生疏數(shù)—模轉(zhuǎn)換器的轉(zhuǎn)換原理。三、試驗(yàn)原理與參考電路DAC)n位二進(jìn)制數(shù)，輸出為模擬電壓(或電流)。數(shù)—模轉(zhuǎn)換原理簡(jiǎn)介D/AR-2R5.24.1所示為流網(wǎng)絡(luò)兩局部。輸入二進(jìn)制數(shù)的每一位對(duì)應(yīng)一個(gè)2R電阻和一個(gè)由該位數(shù)碼掌握的開(kāi)關(guān)。為VREF0時(shí)，相應(yīng)的被控開(kāi)關(guān)接通右邊觸點(diǎn)，電流Ii(i=0，1，2，3)1時(shí)，開(kāi)關(guān)接通左邊Ii流入外接運(yùn)算放大器。依據(jù)運(yùn)算放大器的虛地概念．可以得知：分別從虛二端網(wǎng)絡(luò) 等效電阻都是2R。所以P點(diǎn)到運(yùn)算放所以關(guān)接通左邊觸點(diǎn)；Si=0則表示開(kāi)關(guān)接通右邊觸點(diǎn)接地輸出模擬量與輸入數(shù)字量之間關(guān)系的一般表達(dá)式：運(yùn)算放大器的輸出VREF／2n。本試驗(yàn)選用的數(shù)—模轉(zhuǎn)換器是DAC0808。它具有功耗低(350mW)、速度快(穩(wěn)定時(shí)間為DAC0808本身不包括運(yùn)算放大器，使用時(shí)需外接運(yùn)算放大器。其典型應(yīng)用電路如圖5.24.2所示。輸出電壓其根本參數(shù)為：+5V，VEE=-4.5～18V，典型值為-15V；輸V；恒流源電流Io=≤5mA。DAC0808的輸出形式是電流，一般可達(dá)2mA。外接運(yùn)算放大器后，可將其轉(zhuǎn)換為電壓輸出。假設(shè)輸入二進(jìn)制碼為偏移碼，則可接成如圖5.24.3所示的雙極性輸出應(yīng)用電路。其輸出10000000時(shí)，調(diào)整VsRSVo=0，則輸出電壓就能反映輸入雙極性數(shù)字量的大小。轉(zhuǎn)換器，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)輸出，這也是數(shù)字電壓表的電路形式之一。DAC0808的原理圖和外引線排列圖分別如圖5.24.4和圖5.24.5所示。2．D/A轉(zhuǎn)換器技術(shù)指標(biāo)區(qū)分率：二進(jìn)制數(shù)碼的最低位確定的輸出電壓最小增量。DAC0808的區(qū)分率為1 ,即256多，則區(qū)分率愈高，輸出模擬量電壓愈接近參考電壓，轉(zhuǎn)換誤差愈小。DACLSBDACDAC0808的最大誤20.19％。的差值。DAC0808的最大滿刻度偏差為±1LSB。時(shí)間，也稱建立時(shí)間。DAC0808150ns。四、試驗(yàn)內(nèi)容內(nèi)容依次輸入數(shù)字量，用數(shù)字萬(wàn)用表測(cè)出相應(yīng)的輸Vo記入表中。5.24.1DAC0808靜態(tài)測(cè)試74LS16lQ3、Q2、Q1、Q0由高到低，對(duì)應(yīng)接到DAC08084D7、D6、D5、D44位輸入CP1kHzDAC0808輸出端的電壓波形。的編程輸入方法，轉(zhuǎn)變計(jì)數(shù)進(jìn)制，觀看波形的變化狀況。五、試驗(yàn)報(bào)告要求D/A轉(zhuǎn)換器靜態(tài)測(cè)CP波形和階梯波產(chǎn)生器的輸出波形。為十進(jìn)制時(shí)的階梯波產(chǎn)生器的輸出波形。六、思考題100000005V。問(wèn)：假設(shè)輸0000000111001101時(shí)，D/A轉(zhuǎn)換器的輸出模擬電壓分別為何值?的高4位時(shí)，將會(huì)在示波器上看到什么樣的波形？假設(shè)輸入信號(hào)頻率由1kHz增至10kHz，那么輸出波形會(huì)有什么變化?七、留意事項(xiàng)DAC0808的電源極性，Vcc=+5V，VEE=-15V，不得接錯(cuò)。八、試驗(yàn)元、器件D/A轉(zhuǎn)換器DAC08081片，計(jì)數(shù)器74LS1611片，電阻 5k3只，2.4k電 容0.01μF1只***************************************************************************8DAC0832應(yīng)用參考電路：Vo時(shí)，此時(shí)輸出電壓就等于輸入的基準(zhǔn)電壓。假設(shè)將DAC電路的電壓輸出接到基準(zhǔn)電壓端，當(dāng)做穩(wěn)壓電源的基準(zhǔn)電壓，則這個(gè)穩(wěn)壓電源就變成為由DAC的輸入數(shù)據(jù)掌握的數(shù)控電壓源；即數(shù)控穩(wěn)壓電源。這個(gè)數(shù)控穩(wěn)壓電源的掌握數(shù)據(jù)，可以由二進(jìn)制數(shù)據(jù)開(kāi)關(guān)進(jìn)展設(shè)置，也可以由計(jì)數(shù)器或單片機(jī)產(chǎn)生。試驗(yàn)十?！獢?shù)轉(zhuǎn)換器一、試驗(yàn)?zāi)康纳枘！獢?shù)轉(zhuǎn)換的工作原理。學(xué)會(huì)使用集成模—數(shù)轉(zhuǎn)換器ADC0804。二、預(yù)習(xí)要求生疏集成模--數(shù)轉(zhuǎn)換器ADC0804芯片的外引線排列。生疏模--數(shù)轉(zhuǎn)換器的轉(zhuǎn)換原理。估算試驗(yàn)內(nèi)容2．的V ／2的數(shù)值。估算V =V

／2時(shí)，輸出數(shù)字量的大小。REF3.的輸出數(shù)字量的大小。三、試驗(yàn)原理與參考電路

IN REF模—數(shù)轉(zhuǎn)換器(簡(jiǎn)稱A/DADC)n位?！獢?shù)轉(zhuǎn)換器輸出n位二進(jìn)ADC，逐次靠近ADCADC等。并／串型ADC的速度最快，但本錢(qián)也最高，且精度不易做高；雙積分型ADC精度高、抗干擾力量強(qiáng)，但速度太慢，適合轉(zhuǎn)換緩慢變化的信號(hào)；逐次靠近型ADC有較高的轉(zhuǎn)換精度、工作速度中等，本錢(qián)低等優(yōu)點(diǎn)。因此獲得廣泛的應(yīng)用。本試驗(yàn)選用集成?！獢?shù)轉(zhuǎn)換器ADC0804ADC0804是單片CMOS8位逐次靠近型A/D8位微機(jī)兼容，其三態(tài)輸出可直接驅(qū)動(dòng)數(shù)據(jù)總線。輸入電壓可調(diào)，含內(nèi)部時(shí)鐘發(fā)生器。其原理示意框圖如圖5.24.7所示。主要組成局部有：D／A轉(zhuǎn)換器、逐次靠近存放器、移位存放器、比較器、時(shí)鐘發(fā)生器和掌握電路。它的工作過(guò)程是：轉(zhuǎn)換開(kāi)頭時(shí)由時(shí)鐘節(jié)拍掌握動(dòng)作，第一個(gè)時(shí)鐘來(lái)時(shí)，移位存放器狀態(tài)為10000000(1)，并送給逐次靠近存放器(SAR)SAR10000000傳給D／A轉(zhuǎn)換器輸入端，使D／A轉(zhuǎn)換器產(chǎn)生輸出模擬電壓VST，VSTA／DVIVST<VI,則比較器輸出VC1，假設(shè)VST>VI，則VC=0。然后其次個(gè)時(shí)鐘到來(lái)，使移位存放器變?yōu)?1000000，送S