第七章半導體存儲器寄存器

存儲1組二進制信息存儲器

存儲信息量比寄存器大的多概念：把成千上萬個存儲單元按一定規(guī)則組合起來，并輔以必要的控制電路，形成一個存儲陣列，這就是半導體存儲器。特點：集成度高、體積小、可靠性高、價格低、外圍電路簡單且易于接口、便于批量生產(chǎn)等。觸發(fā)器存儲1位二進制信息7.1概述一、一般結(jié)構(gòu)形式/輸入 出電路I/O輸入/出控制二、分類：按存取功能隨機存儲器RAM(RandomAccessMemory)掩模ROM可編程ROM（PROM）(ProgrammableROM)可擦除可編程ROM（EPROM）(Erasable

PROM)電可擦除紫外線擦除快閃存儲器靜態(tài)存儲器SRAM(Static

RAM)動態(tài)存儲器DRAM(Dynamic

RAM)只讀存儲器ROM(Read-

OnlyMemory)只能讀出不能寫入,斷電不失數(shù)據(jù)FlashMemoryUVEPROM(Ultra-Violet)EEPROMROM、RAM的特點ROM斷電數(shù)據(jù)不丟失，但是正常工作狀態(tài)下只能讀不能寫。多用在數(shù)據(jù)不需要頻繁更新的領(lǐng)域。RAM隨時可以讀寫，但是斷電數(shù)據(jù)丟失，有數(shù)據(jù)易失性。按制造工藝分雙極型速度快、功耗大、價格高，主要用于對速度要求較高的場合。MOS型集成度高、功耗低、價格低，大容量存儲器都是用MOS工藝制作的。1、存儲容量——存儲器包含基本存儲單元的總數(shù)。位：信息的最小單位，稱為“位”（bit），也稱為二進制的位或稱字位字：在計算機中，作為一個整體單元進行存取和處理的一組二進制數(shù)，每位計算機字的二進制數(shù)的位數(shù)是固定的。字節(jié)：把一個8位的二進制數(shù)據(jù)單元稱為一個字節(jié)，通常用字母B表示。字長：一個字中包含二進制數(shù)位數(shù)的多少稱為字長，字長是標志計算機精度的一項技術(shù)指標。KB即為K字節(jié)

MB即為M字節(jié)

GB即為G字節(jié)1K=210

=1024

B1M=220

=1024

K1G=230

=1024

M三、半導體存儲器的技術(shù)指標一個基本存儲單元能存儲１位(Bit)的信息，即一個0或一個1。存儲器的讀寫操作是以字為單位的，每一個字可包含多個位。例如：容量＝

1K

·

8(位)

=

8192

(位)總?cè)萘孔珠L：每次可以讀(寫)二值碼的個數(shù)字數(shù)：1K

=210

=1024存儲容量=字數(shù)x字長2、存取時間反映存儲器的工作速度，通常用讀(或?qū)?周期來描述。目前高速隨機存儲器的存取時間僅為10ns。7.2只讀存儲器（ROM）一、結(jié)構(gòu)1、存儲矩陣（或陣列）將存儲單元按陣列形式排列，形成存儲矩陣。2、地址譯碼器（與陣列）為了區(qū)別不同的字，將存放在同一個字的存儲單元編為一組，并賦予一個號碼，稱為地址。地址的選擇是借助于地址譯碼器來完成的。地址碼的位數(shù)n與可尋址數(shù)N之間的關(guān)系為：N=2n。3、輸出緩沖器為了提高存儲器的帶負載能力，以及實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線連接。ROM主要由存儲矩陣、地址譯碼器和輸出緩沖器三部分組成。二、ROM的邏輯結(jié)構(gòu)與工作原理ROM的基本結(jié)構(gòu)是由一個固定連接的與門陣列和一個可編程連接的或門陣列組成。字線位線地址數(shù)

據(jù)A1A0D3D2D1D0000101011011100100111110兩個概念：存儲矩陣的每個交叉點是一個“存儲單元”，存儲單元中有器件存入

“1”，無器件存入“0”存儲器的容量：“字數(shù)x

位數(shù)”2=n

·

m11●●●●●●●●A1A0W0W1W2W3D3

D2

D1

D0●●●●例:已經(jīng)編程的ROM如圖所示，（1）該ROM的容量是多少？（2）地址001、010、101、111存儲的數(shù)據(jù)是什么？111B2

B1

B0●●●●●●●●●●●●●●●●●●●●●●●W0W1W2W3W4W5W6W7D3

D2

D1

D000100101100000017.3

隨機存儲器RAM7.3.1靜態(tài)隨機存儲器（SRAM）一、結(jié)構(gòu)與工作原理X地址譯碼器Y

地址譯碼器1,1A0A1A2A3X0(行)X15T0T0'T15'Y0

(列)?

?

?Y15A4A5A6

A7位線行存儲矩陣I/O控制電路G1DG4G5G2I/OR/W&D1ENCS16,1列1,16T15位線16,161EN1EN&G3?

?

??256×1RAM示意圖單元與緩沖器相連第j列第i行7

8T

,T

導通，這時T1

~

T4為基本RS觸發(fā)器，作存儲單元Xi

=1時，能在1行中被選中，T5

,T6導通，Q、Q￠與B

j、B￠j

相通當

CS

=

0時，若R

W

￠=1,則A1導通，A2與A3

截止，Q

fi

I

O

，讀操作若R

W

￠=0,則A1截止，A2與A3

導通，IO

fi

Q

，寫操作Yj

=1時，所在列被選中，二、SRAM的存儲單元六管N溝道增強型MOS管7.4RAM存儲容量的擴展當一片RAM不能滿足存儲容量需要時，就得將若干片RAM組合起來，擴展成滿足存儲容量要求的存儲器。RAM的擴展分為字擴展和位擴展。用1K×4

RAM擴展成1K×8位存儲器

位擴展用1K×4

RAM擴展成2K×4位存儲器

字擴展用1K×4

RAM擴展成2K×8位存儲器字/位擴展7.4.1

位擴展（字長擴展）用1K×4

RAM擴展成1K×8位存儲器方法：1）把多片位數(shù)相同的RAM芯片地址線共用2）讀/寫控制端，片選端共用3）每個RAM片的I/O端并行輸出所需RAM的片數(shù)為：N

=總存儲容量一片存儲容量例1.用1K×4

RAM擴展成1K×8位存儲器所需RAM的片數(shù)為：N

=總存儲容量＝2一片存儲容量??????R/WA0A9CS···A0

CSR/W

A9

···A0

CSR/W

A9

···I/O3

I/O2

I/O1

I/O01K×4

RAM

(1)I/O3

I/O2

I/O1I/O01K×4

RAM

(2)I/O3

I/O2

I/O1

I/O0I/O7

I/O6

I/O5

I/O47.4.2

字擴展（地址擴展）用1K×4

RAM擴展成2K×4位存儲器方法：1）把原地址線共用，I/O端共用2）讀/寫控制端共用3）根據(jù)需要增加適當?shù)牡刂肪€控制片選端所需RAM的片數(shù)為：N

=總存儲容量一片存儲容量例2.用1K×4

RAM擴展成2K×4位存儲器所需RAM的片數(shù)為：N

=總存儲容量＝2一片存儲容量??????···A0

CSR/W

A9

···A0

CSR/W

A9

···I/O3

I/O2

I/O1

I/O01K×4

RAM

(1)I/O3

I/O2

I/O1I/O01K×4

RAM

(2)I/O3I/O2I/O1I/O0R/WA0A9A101例3.用1K×4

RAM擴展成4K×4位存儲器所需RAM的片數(shù)為：N

=總存儲容量＝4一片存儲容量??

???

?R/WA0A9···R/W

A9···

A0CS

R/W

A9···1K×4

RAM

(1)1K×4

RAM

(2)I/O3I/O2

I/O1

I/O0I/O3

I/O2I/O1I/O0??

???

?A0

CS

R/W

A9···

A0CS

R/W

A9A0

CS···1K×4

RAM

(3)1K×4

RAM

(4)I/O3I/O2

I/O1

I/O0I/O3

I/O2I/O1I/O0I/O3I/O2I/O1I/O0AA1011譯碼器例4：用四片256×8位→1024×8位RAM11

A7

~

A0768

~

102310

A7

~

A0

,512

~

76701

A7

~

A0

,256

~

51100

A7

~

A0

,0

~

255每一片提供256個字，需要256個地址(A0~

7

:0

~

0

----1

~

1)用A9

,A8兩位代碼區(qū)分四片即將A9

A8

譯成Y0￠~

Y3￠,分別接四片的CS￠四片的地址分配就是：A9A8CS1CS2CS3CS40001110110111011011111107.4.3

字和位同時擴展用1K×4

RAM擴展成2K×8位存儲器方法：（結(jié)合上述兩種擴展方法）1）進行位擴展2）進行字擴展所需RAM的片數(shù)為：N

=總存儲容量一片存儲容量例3.用1K×4

RAM擴展成2K×8位存儲器所需RAM的片數(shù)為：N

=總存儲容量＝4一片存儲容量??

???

?I/O7

I/O6

I/O5

I/O4I/O3

I/O2I/O1

I/O0A10R/WA0A9···R/W

A9···

A0CS

R/W

A9···1K×4

RAM

(1)1K×4

RAM

(2)I/O3I/O2

I/O1

I/O0I/O3

I/O2I/O1I/O0??

???

?A0

CS

R/W

A9I/O7

I/O6

I/O5

I/O4I/O3

I/O2I/O1

I/O0···

A0CS

R/W

A9A0

CS···1K×4

RAM

(3)1K×4

RAM

(4)I/O3I/O2

I/O1

I/O0I/O3

I/O2I/O1I/O01R/WA0A9···依據(jù)：ROM是由與陣列和或陣列組成的組合邏輯電路。方法：1）將與陣列地址端A0～An當作邏輯函數(shù)的輸入變量，則可在地址譯碼器輸出端（即字線）上產(chǎn)生全部最小項；2）或陣列的輸出（位線）是將與之相連字線上的信息相或以后作為輸出的，因此在數(shù)據(jù)輸出端可獲得有關(guān)最小項相或的表達式。結(jié)論：ROM有幾個數(shù)據(jù)輸出端，即可獲得幾個邏輯函數(shù)的輸出。7.5

用存儲器實現(xiàn)組合邏輯函數(shù)一、基本原理從ROM的數(shù)據(jù)表可見：若以地址線為輸入變量，則數(shù)據(jù)線即為一組關(guān)于地址變量的邏輯函數(shù)地

址數(shù)

據(jù)A1A0D3D2D1D0000101011011100100111110A0~An-1W0W(2n-1)二、舉例Y

=

AB￠CD￠+

BCD￠+

A￠BCDY3

=

ABCD￠+

A￠BC￠D￠Y4

=

A￠B￠CD￠+

ABCD用ROM產(chǎn)生：Y1

=

A￠BC

+

A￠B￠C22

Y3

=

m(4,14)Y4

=

m(2,15)m(6,7,10,14)Y

=Y1

=

m(2,3,6,7)例1.PROM實現(xiàn)的組合邏輯函數(shù)如下圖所示，寫出組合邏輯函數(shù)F1和F2的最大項之積的形式。例2.用ROM設(shè)計一個組合邏輯電路，用來產(chǎn)生下列一組邏輯函數(shù)，并畫出存儲矩陣的點陣圖。F1

(

A,

B,

C)

=

A B

+

B

+

A

B

CF2

(

A,

B,

C)

=

A

B C

+

A

B C

+

A

B C

+

A

C例3.

用PROM構(gòu)成一個碼型轉(zhuǎn)換器，將4位二進制碼B3B2B1B0轉(zhuǎn)換成循環(huán)碼G3G2G1G0。B3B2B1B0WiG3G2G1G00000W000000001W100010010W200110011