EE筆試/面試題目集合分類--IC設(shè)計基礎(chǔ)

1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的結(jié)識，列舉一些與集成電路

相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的

概念）。（仕蘭微面試題目）

2、FPGA和ASIC的概念，他們的區(qū)別。（未知）

答案：FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特

定規(guī)定，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC（Application

SpecificIC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制導(dǎo)致本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測'成、質(zhì)

量穩(wěn)定以及可實時在線檢資等優(yōu)點

模擬電路

1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）

2、平板電容公式（C=eS/4nkd）。（未知）

3、最基本的如三極管曲線特性。（未知）

4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）

5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋饋的優(yōu)點（減少

放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的

通頻帶，自動調(diào)節(jié)作用）（未知）

6、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）

7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知）

8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。（凹凸）

9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺

點，特別是廣泛采用差分結(jié)構(gòu)的因素。（未知）

10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）

11、畫差放的兩個輸入管。（凹凸）

12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的

運放電路。（仕蘭微電子）

13、用運算放大器組成一個10倍的放大器。（未知）

14、給出一個簡樸電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點的rise/fall時間。

（Infineon筆試試題）

15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電

壓，規(guī)定繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾

波器。當(dāng)RC<16、有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件）

17、有一時域信號S=V0sin（2pifDt）+Vlcos（2pifll）+V2sin（2pi⑶+90）,當(dāng)其通過低通、帶通、高通濾波器后的

信號表達方式。（未知）

18、選擇電阻時要考慮什么？（東信筆試題）

19、在CMOS電路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用P管

還是N管，為什么？（仕蘭微電子）

20>給出多個mos管組成的電路求5個點的電壓。（Infineon筆試試題）

21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡樸描述其優(yōu)缺陷。（仕蘭

微電子）

22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）

23、史密斯特電路，求回差電壓。（華為面試題）

24、晶體振蕩器，仿佛是給出振蕩頻率讓你求周期（應(yīng)當(dāng)是單片機的,12分之一周期….）（華為面試題）

25、LC正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。（仕蘭微電子）

26、VCO是什么，什么參數(shù)（壓控振蕩器?）（華為面試題）

27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）

28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）

29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。（未知）

30、假如公司做高頻電子的，也許還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未

知）

31、-電源和?段傳輸線相連（長度為L,傳輸時間為T）,畫出終端處波形，考慮傳輸線

無損耗。給出電源電壓波形圖，規(guī)定繪制終端波形圖。（未知）

32、微波電路的匹配電阻。（未知）

33、DAC和ADC的實現(xiàn)各有哪些方法？（仕蘭微電子）

34、A/D電路組成、工作原理。（未知）

35、實際工作所需要的一些技術(shù)知識（面試容易問到）。如電路的低功耗，穩(wěn)定，高速如何

做到，調(diào)運放，布版圖注意的地方等等，一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細(xì)（所

以別把什么都寫上，精通之類的詞也別用太多了），這個東西各個人就不同樣了，不好說什么了。（未知）

數(shù)字電路

1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子）

2、什么是同步邏輯和異步邏輯？（漢王筆試）

同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。

3、什么是“線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體規(guī)定？（漢王筆試）

線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc門來實現(xiàn)，由于不用oc門也

許使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。

4、什么是Setup和Holdup時間？（漢王筆試）

5>setup和holdup時間，區(qū)別.（南山之橋）

6、解釋setuptime和holdtime的定義和在時鐘信號延遲時的變化。（未知）

7、解釋setup和holdtimeviolation,畫圖說明，并說明解決辦法。（威盛VIA2023.11.06上海筆試試題）

Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間規(guī)定。建立時間是指觸發(fā)器的時鐘信

號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿（如上升沿有效）T時間到達芯片，

這個T就是建立時間-Setuptime.如不滿足setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下?個

時鐘上升沿，數(shù)據(jù)才干被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的

時間。假如holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立.時間（SetupTime）和保持時間（Holdtime）?

建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要

保持不變的時間。假如不滿足建立和保持時間的話，那么DFF將不能對的地采樣到數(shù)據(jù)，將會出現(xiàn)

metastability的情況。假如數(shù)據(jù)信號在時鐘沿觸發(fā)前后連續(xù)的時間均超過建立和保持時間，那么超過量就分

別被稱為建立時間裕量和保持時間裕量。

8、說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險如何消除。（仕蘭微電子）

9、什么是競爭與冒險現(xiàn)象？如何判斷？如何消除？（漢王筆試）

在組合邏輯中，由于門的輸入信號通路中通過了不同的延時，導(dǎo)致到達該門的時間不一致叫競爭。

產(chǎn)生毛刺叫冒險。假如布爾式中有相反的信號則也許產(chǎn)生競爭和冒險現(xiàn)象。解決

方法：一是添加布爾式的消去項，二是在芯片外部加電容。

10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）

常用邏輯電平：12V,5V,3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，

而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出

端口加一上拉電阻接到5V或者12V。

11、如何解決亞穩(wěn)態(tài)。（飛利浦一大唐筆試）

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定期間段內(nèi)達成一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進入亞穩(wěn)態(tài)時，

既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才干穩(wěn)定在某個對的的電平

上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者也許處在振蕩狀態(tài)，并且這種無

用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

12、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。（南山之橋）

13、MOORE與MEELEY狀態(tài)機的特性。（南山之橋）

14、多時域設(shè)計中，如何解決信號跨時域。（南山之橋）

15、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。（飛利浦一大唐筆試）

Delay<period-setup-hold

16、時鐘周期為T,觸發(fā)器DI的建立時間最大為Tlmax,最小為Timin。組合邏輯電路最大延遲為T2max,

最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。（華為）

17、給出某個一般時序電路的圖，有Tsetup.Tdelay,Tck->q,尚有clock的delay,寫出決定最大時鐘的因素，

同時給出表達式。（威盛VIA2023.11.06上海筆試試題）

18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺陷。（威盛VIA2023.11.06上海筆試試題）

19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。（威盛VIA2023.11.06上海筆試試題）

20、給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵途徑是什么，還問給出輸入，使得輸出依賴于

關(guān)鍵途徑。（未知）

21、邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)

點），全加器等等。（未知）

22、卡諾圖寫出邏輯表達使。（威盛VIA2023.11.06上海筆試試題）

23、化簡網(wǎng)48,?？冢?1?（],3,4,5,10,]1,12,13,14,15）的和。（威盛）

24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve

（Vout-Vin）AndalsoexplaintheoperationregionofPMOSandNMOSfbreachsegmentofthetransfercurve?

（威盛筆試題circuitdesign-beijing-03.11.09）

25>TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofPMOS

andNMOSandexplain?

26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）

27、用mos管搭出一個二輸入與非門。（揚智電子筆試）

28、pleasedrawthetransistorlevelschematicofaemos2inputANDgateandexplainwhichinputhasfaster

responsefbroutputrisingedge.（lessdelay

time）o（威盛筆試題circuitdesign-beijing-03.11.09）

29、畫出NOT,NAND,NOR的符號，真值表，尚有transistoMevel的電路。（Infineon筆

試）

30、畫出CMOS的圖，畫出low-to-onemuxgate。（威盛VIA2023.11.06上海筆試試題）

31用一個二選一mux和一個inv實現(xiàn)異或。（飛利沛一大唐筆試）

32、畫出Y=A*B+C的emos電路圖。（科廣試題）

33、用邏輯們和emos電路實現(xiàn)ab+cd。（飛利浦一大唐筆試）

34、畫出CMOS電路的晶體管級電路圖，實現(xiàn)Y=A*B+C（D+E）。（仕蘭微電子）

35、運用4選1實現(xiàn)F（x,y,z尸xz+yz'。（未知）

36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實現(xiàn)（事實上就是化

簡）。

37、給出一個簡樸的由多個NOT,NAND.NOR組成的原理圖，根據(jù)輸入波形畫出各點波形。

（Infineon筆試）

38、為了實現(xiàn)邏輯（AXORB）OR（CANDD）,請選用以下邏輯中的一種，并說明為什

么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）

39、用與非門等設(shè)計全加法器。（華為）

40、給出兩個門電路讓你分析異同。（華為）

41、用簡樸電路實現(xiàn)，當(dāng)A為輸入時，輸出B波形為…（仕蘭微電子）

42、A,B,C,D,E進行投票，多數(shù)服從少數(shù)，輸出是F（也就是假如A,B,C,D,E中1的個數(shù)比0多，那么F輸

出為1,否則F為0）,用與非門實現(xiàn)，輸入數(shù)目沒有限制。（未知）

43、用波形表達D觸發(fā)器的功能。（揚智電子筆試）

44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。（揚智電子筆試）

45、用邏輯們畫出D觸發(fā)器。（威盛VIA2023.11.06上海筆試試題）

46、畫出DFF的結(jié)構(gòu)圖，用verilog實現(xiàn)之。（威盛）

47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）

48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）

49、簡述latch和filp-flop的異同。（未知）

50、LATCH和DFF的概念和區(qū)別。（未知）

51、latch與register的區(qū)別，為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。（南山之橋）

52、用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。（華為）

53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？（漢王筆試）

54、如何用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）

55、Howmanyflip-flopcircuitsareneededtodivideby16?（Intel）16分頻？

56、用filp-flop和logic-gate設(shè)ii個1位加法器，輸入canyin和current-stage,輸出carryout和next-stage.

（未知）

57、用D觸發(fā)器做個4進制的計數(shù)。（華為）

58、實現(xiàn)N位JohnsonCounter,N=5。（南山之橋）

59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進制循環(huán)計數(shù)器，15進制的呢？（仕蘭微電子）

60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL,如設(shè)計計數(shù)器。（未知）

61、BLOCKINGNONBLOCKING賦值的區(qū)別。（南山之橋）

65、請用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）

66、用VERILOG或VHDL寫一段代碼，實現(xiàn)10進制計數(shù)器。（未知）

67、用VERILOG或VHDL寫一段代碼，實現(xiàn)消除一個glitch。（未知）

68、一個狀態(tài)機的題目用verilog實現(xiàn)（但是這個狀態(tài)機畫的實在比較差，很容易誤解

的）。（威盛VIA20231106上海筆試試題）

69、描述一個交通信號燈的設(shè)計。（仕蘭微電子）

70、畫狀態(tài)機，接受I,2,5分錢的賣報機，每份報紙5分錢。（揚智電子筆試）

71、設(shè)計一個自動售貨機系統(tǒng)，賣soda水的，只能投進三種硬幣，要對的的找回錢

數(shù)。（1）畫出fsm（有限狀態(tài)機）；（2）用veribg編程，語法要符合l^ga設(shè)計的規(guī)定。（未知）

72、設(shè)計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）

畫出fsm（有限狀態(tài)機）；（2）用verilog編程，語法要符合fpga設(shè)計的規(guī)定；（3）設(shè)計

工程中可使用的工具及設(shè)計大體過程。（未知）

73、畫出可以檢測10010串的狀態(tài)圖，并verilog實現(xiàn)之。（威盛）

74、用FSM實現(xiàn)101101的序列檢測模塊。（南山之橋）

a為輸入端，b為輸出端，假如a連續(xù)輸入為1101則b輸出為1,否則為0。

例如a：

b：

請畫出statemachine；請用RTL描述其statemachine。（未知）

78、sram,falshmemory.及dram的區(qū)別？（新太硬件面試）

79、給出單管DRAM的原理圖（西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9

—14b）,問你有什么辦法提高refreshtime,總共有5個問題，記不起來了。（減少溫

度，增大電容存儲容量）（Infineon筆試）

81名詞:sram,ssram,sdram

名詞IRQ,BIOS,USB,VHDL.SDR

IRQ:InterruptReQuest

BIOS:BasicInputOutputSystem

USB:UniversalSerialBus

VHDL:VHICHardwareDescriptionLanguage

SDR:SingleDataRate

壓控振蕩器的英文縮寫（VCO）。

動態(tài)隨機存儲器的英文縮寫（DRAM）。

名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC>DDR、interrupt>pipeline、

IRQ,BK）S,USB,VHDL,VLSIVCO（壓控振蕩器）RAM（動態(tài)隨機存儲器），F(xiàn)IRIIRDFT（離散

傅立葉變換）或者是中文的，比如：a.量化誤差b.直方圖c.白平衡

IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）

1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的結(jié)識，列舉一些與集成電路

相關(guān)的內(nèi)容

（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU（MCU（MicroControUerUnit）中文名稱為多點控制單元，又

稱單片微型計算機（SingleChipMicrocomputer）,是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展,將計算機的CPU、

RAM、ROM、定期數(shù)器和多種I/O接口集成在一片芯片上，形成芯片級的計算機，為不同的應(yīng)用場合做不

同組合控制。MCU的分類MCU按其存儲器類型可分為MASK（掩模）ROM、OTP（一次性可編程）ROM、

FLASHROM等類型。MASKROM的MCU價格便宜，但程序在出廠時已經(jīng)固化，適合程序固定不變的應(yīng)

用場合；FALSHROM的MCU程序可以反復(fù)擦寫，靈活性很強，但價格較高，適合對價格不敏感的應(yīng)用場

合或做開發(fā)用途；OTPROM的MCU價格介于前兩者之間，同時又擁有一次性可編程能力，適合既規(guī)定一

定靈活性，又規(guī)定低成本的應(yīng)用場合，特別是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。微控制器在通過

這幾年不斷地研究，發(fā)展，歷經(jīng)4位,8位，到現(xiàn)在的16位及32位，甚至64位。產(chǎn)品的成熟度，以及投入廠商之

多,應(yīng)用范圍之廣，真可謂之空前。目前在國外大廠因開發(fā)較早，產(chǎn)品線廣，所以技術(shù)領(lǐng)先,而本土廠商則以多功

能為產(chǎn)品導(dǎo)向取勝。但不可諱言的，本土廠商的價格戰(zhàn)是對外商導(dǎo)致威脅的關(guān)鍵因素。由于制程的改善，8

位MCU與4位MCU價差相去無幾，8位已漸成為市場主流；目前4位MCU大部份應(yīng)用在計算器、車用

儀表、車用防盜裝置、呼喊器、無線電話、CD播放器、LCD驅(qū)動控制器、LCD游戲機、兒童玩具、磅秤、

充電器、胎壓計、溫濕度計、遙控器及傻瓜相機等；8位MCU大部份應(yīng)用在電表、馬達控制器、電動玩具

機、變頻式冷氣機、呼喊器、傳真機、來電辨識器（CallerID）,電話錄音機、CRT顯示器、鍵盤及USB等；

16位MCU大部份應(yīng)用在行動電話、數(shù)字相機及攝錄放影機等；32位MCU大部份應(yīng)用在Modem、GPS、

PDA、HPC、STBsHub、Bridge、Router、工作站、ISDN電話、激光打印機與彩色傳真機；64位MCU大

部份應(yīng)用在高階工作站、多媒體互動系統(tǒng)、高級電視游樂器（如SEGA的Dreamcast及Nintendo的GameBoy）

及高級終端機等）、RISC（RISC是什么含義？它有什么特點？簡稱為精簡指令系記錄算機（簡稱RISC）,起

源于80年代的MIPS主機（即RISC機），RISC機中采用的微解決器統(tǒng)稱RISC解決器。RISC典型范例

如：MIPSR3000>HP—PA8000系列，MotorolaM88OOO等均屬于RISC微解決器。RISC重要特點：RISC

微解決器不僅精簡了指令系統(tǒng)，采用超標(biāo)量和朝流水線結(jié)構(gòu)；它們的指令數(shù)目只有幾十條，卻大大增強了

并行解決能力。如：1987年SunMicrosystem公司推出的SPARC芯片就是一種超標(biāo)量結(jié)構(gòu)的RISC解決器。

而SGI公司推出的MIPS解決器則采用超流水線結(jié)構(gòu)，這些RISC解決器在構(gòu)建并行精簡指令系統(tǒng)多解決

機中起著核心的作用。RISC解決器是當(dāng)今UNIX領(lǐng)域64位多解決機的主流芯片

性能特點1由于指令集簡化后，流水線以及常用指令均可用硬件執(zhí)行；性能特點二：采用大量的寄存器，

使大部分指令操作都在寄存器之間進行，提高了解決速度；性能特點三：采用緩存一主機一外存三級存儲

結(jié)構(gòu)，使取數(shù)與存數(shù)指令分開執(zhí)行，使解決器可以完畢盡也許多的工作，且不因從存儲器存取信息而放慢

解決速度。應(yīng)用特點；由于RISC解決器指令簡樸、采用硬布線控制邏輯、解決能力強、速度快，世界上

絕大部分UNIX工作站和服務(wù)器廠商均采用RISC芯片作CPU用。如原DEC的Alpha21364、IBM的Power

PCG4、HP的PA—8900、SGI的R12023A和SUNMicrosystem公司的UltraSPARC||?運營特點：RISC

芯片的工作頻率一般在400MHz數(shù)量級。時鐘頻率低，功率消耗少，溫升也少，機器不易發(fā)生故障和老化，

提高了系統(tǒng)的可靠性。單?指令周期容納多部并行操作。在RISC微解決器發(fā)展過程中。曾產(chǎn)生了超長指

令字（VL1W）微解決器，它使用非常長的指令組合，把許多條指令連在一起，以能并行執(zhí)行。VLIW解決

器的基本模型是標(biāo)量代碼的執(zhí)行模型，使每個機器周期內(nèi)有多個操作。有些RISC解決器中也采用少數(shù)

VLIW指令來提高解決速度。）、

CISC（CISC（復(fù)雜指令集計算機）和RISC（精簡指令集計算機）是前CPU的兩種架構(gòu)。它們的區(qū)別在于不

同的CPU設(shè)計理念和方法。初期的CPU所有是CISC架構(gòu)，它的設(shè)計目的是要用最少的機器語言指令來完

畢所需的計算任務(wù)。

RISC則是計算機系統(tǒng)只有少數(shù)指令，但是每個指令的執(zhí)行時間相稱短，因此CPU可以用相稱高的頻率來

運算。卜DSP（DSP是單片機的一個分支。它有專門的FFT算法需要的特殊指令，流水線指令解決。能以

較高的速度進行運算。我們可以根據(jù)需要選用他。假如你作一個遙控器，選用他就沒優(yōu)勢了。由于很多其

他的用于遙控的單片機比他更適合用來作遙控器。假如你用89C51來作語音或圖像辨認(rèn)就不如DSP了。一

個產(chǎn)品的設(shè)計要考慮，在滿足需求的情況下，他的性價比。2,單片機長于控制場合應(yīng)用，DSP長于信號分

析運算，自身針對了不同的需求，應(yīng)當(dāng)不存在互相替代的問題。但是目前這兩者特點互相融合的趨勢倒是

越來越明顯。3,假如你還沒進入開發(fā)領(lǐng)域，把單片機的硬件摸透了對學(xué)DSP幫助很大，假如你還沒學(xué)單片

機把起點架在DSP上也沒問題，以我的心得單片機你遲早要碰到，不如先學(xué)好他，對單片機能解決的問題，

DSP的開發(fā)成本大得多，但是你將來要是碰到復(fù)雜的數(shù)字信號解決（如IIR,FIR,FFT）等，就用得上他

了，它的速度和實時解決能力單片機是望塵莫及的。尚有一篇文章講這個的:DSP器件與單片機的比較在過

去的幾十年里，單片機的廣泛應(yīng)用實現(xiàn)了簡樸的智能控制功能。隨著信息化的進程和計算機科學(xué)與技術(shù)、

信號解決理論與方法等的迅速發(fā)展，需要解決的數(shù)據(jù)量越來越大，對實時性和精度的規(guī)定越來越高，在某

些領(lǐng)域，低檔單片機已不再能滿足規(guī)定。近年來，各種集成化的單片DSP的性能得到很大改善，軟件和開

發(fā)工具也越來越多，越來越好；價格卻大幅度下滑，從而使得DSP器件及技術(shù)更容易使用，價格也可認(rèn)為

廣大用戶接受；越來越多的單片機用戶開始考慮選用DSP器件來提高產(chǎn)品性能，DSP器件取代高檔單片機

的也許性越來越大。本文將從性能、價格等方面對單片機和DSP器件進行比較，在此基礎(chǔ)上，以TI的

MS320C2XX系列DSP器件為例，探討DSP器件取代高檔單片機的可行性。1.單片機的特點所謂單片機就

是在一塊芯片上集成了CPU、RAM、ROM（EPROM或EEPROM）,時鐘、定期/計數(shù)器、多種功能的串行

和并行I/O口。如Intel公司的8031系列等。除了以上基本功能外，有的還集成有A/D、D/A,如Intel公

司的8098系列。概括起來說，單片機具有如下特點：具有位解決能力，強調(diào)控制和事務(wù)解決功能。價格低

廉。如低檔單片機價格只有人民幣幾元錢。開發(fā)環(huán)境完備，開發(fā)工具齊全，應(yīng)用資料眾多。后備人才充足。

國內(nèi)大多數(shù)高校都開設(shè)了單片機課程和單片機實驗。

2.DSP器件的特點與單片機相比，DSP器件具有較高的集成度。DSP具有更快的CPU,更大容量的存儲

器，內(nèi)置有波特率發(fā)生器和FIFO緩沖器。提供高速、同步串口和標(biāo)準(zhǔn)異步串口。有的片內(nèi)集成了A/D和

采樣/保持電路，可提供PWM輸出。DSP器件采用改善的哈佛結(jié)構(gòu)，具有獨立的程序和數(shù)據(jù)空間，允許同

時存取程序和數(shù)據(jù)。內(nèi)置高速的硬件乘法器，增強的多級流水線，使DSP器件具有高速的數(shù)據(jù)運算能力。

DSP器件比16位單片機單指令執(zhí)行時間快8~10倍，完畢一次乘加運算快16?30倍。DSP器件還提供了

高度專業(yè)化的指令集，提高了FFT快速傅里葉變換和濾波器的運算速度。此外，DSP器件提供JTAG接口，

具有更先進的開發(fā)手段，批量生產(chǎn)測試更方便，開發(fā)工具可實現(xiàn)全空間透明仿真，不占用用戶任何資源。

軟件配有匯編/鏈接C編譯器、C源碼調(diào)試器。目前國內(nèi)推廣應(yīng)用最為廣泛的DSP器件是美國德州儀器（TI）

公司生產(chǎn)的TMS320系列。DSP開發(fā)系統(tǒng)的國產(chǎn)化工作已經(jīng)完畢，國產(chǎn)開發(fā)系統(tǒng)的價格至少比進口價格低

一半，有的如TMS320c2XX開發(fā)系統(tǒng)只有進口開發(fā)系統(tǒng)價格的1/5,這大大刺激了DSP器件的應(yīng)用。目前，

已有不少高校計劃建立DSP實驗室，TI公司和北京聞亭公司都已制訂了高校支持計劃，將帶動國內(nèi)DSP

器件的應(yīng)用和推廣（哈爾濱工程大學(xué)就是其中的一所，他們的實力非常強大）3.DSP器件大規(guī)模推廣指日可

待？通過上述比較，我們可得出結(jié)論：DSP器件是一種具有高速運算能力的單片機。從應(yīng)用角度看：DSP

器件是運算密集型的，而單片機是事務(wù)密集型的，DSP器件可以取代單片機，單片機卻不能取代DSP。DSP

器件價格大幅度下滑，直逼單片機？DSP器件廣泛使用了JTAG硬件仿真，比單片機更易于硬件調(diào)試。國

產(chǎn)化的DSP開發(fā)系統(tǒng)為更多用戶采用DSP器件提供了也許性。DSP取代單片機的技術(shù)和價格的市場條件

已經(jīng)成熟？大規(guī)模推廣指日可待？（現(xiàn)在吹牛的人真是一點草稿都不打。但是DSP的確功可以強大。）結(jié)

論:使用單片機的不一定了解DSP,并且非要用DSP不可;但使用DSP的一定了解單片機，并且能做出性價

比高的產(chǎn)品。）、ASIC^FPGA（ASIC（ApplicationSpecificIntergratedCircuits）即專用集成電路，是指應(yīng)特

定用戶規(guī)定和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。目前用CPLD（復(fù)雜可編程邏輯器件）和FPGA

（現(xiàn)場可編程邏輯陣列）來進行ASIC設(shè)計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程

特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點。ASIC的特點是面向

特定用戶的需求，品種多、批量少，規(guī)定設(shè)計和生產(chǎn)周期短，它作為集成電路技術(shù)與特定用戶的整機或系

統(tǒng)技術(shù)緊密結(jié)合的產(chǎn)物，與通用集成電路相比具有體積更小、重量更輕、功耗更低、可靠性提高、性能提

高、保密性增強、成本減少等優(yōu)點。

FPGA（現(xiàn)場可編程門陣列）是專用集成電路（ASIC）中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯

模塊和1/0模塊重新配置，以實現(xiàn)用戶的邏輯，因而也被用于對CPU的模擬。用戶對FPGA的編程數(shù)據(jù)放

在Flash芯片中，通過上電加載到FPGA中，對其進行初始化。也可在線對其編程，實現(xiàn)系統(tǒng)在線重構(gòu)，

這一特性可以構(gòu)建一個根據(jù)計算任務(wù)不同而實時定制的CPU,這是當(dāng)今研究的熱門領(lǐng)域。

電子封裝是集成電路芯片生產(chǎn)完畢后不可缺少的

一道工序，是器件到系統(tǒng)的橋梁。所以FPGA是封裝結(jié)構(gòu)的是對的的！！

）等的概念）。（仕蘭微面試題目）

2、FPGA和ASIC的概念，他們的區(qū)別。（未知）

答案：FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特

定規(guī)定，能以低研制成本，短、交貨周期供貨的全定制J,半定制集成電路。與門陣列等其它ASIC（Application

SpecificIC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制導(dǎo)致本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)

量穩(wěn)定以及可實時在線檢查等優(yōu)點

3、什么叫做OTP片（0TP（一次性可編程））、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）

0TP與掩膜0TP是一次性寫入的單片機。過去認(rèn)為一個單片機產(chǎn)品的成熟是以投產(chǎn)掩膜型單片機為

標(biāo)志的。由于掩膜需要一定的生產(chǎn)周期，而0TP型單片機價格不斷下降，使得近年來直接使用0TP完畢

最終產(chǎn)品制造更為流行。它較之掩膜具有生產(chǎn)周期短、風(fēng)險小的特點。近年來，0TP型單片機需量大幅度

上揚，為適應(yīng)這種需求許多單片機都采用了在片編程技術(shù)（InSystemProgramming）,,未編程的0Tp芯片

可采用裸片Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過單片機上引出的編程線、串行數(shù)據(jù)、

時鐘線等對單片機編程。解決了批量寫OTP芯片時容易出現(xiàn)的芯片與寫入器接觸不好的問題。使OTP的

裸片得以廣泛使用，減少了產(chǎn)品的成本。編程線與I/O線共用，不增長單片機的額外引腳。而一些生產(chǎn)廠

商推出的單片機不再有掩膜型，所有為有ISP功能的OTP。

4、你知道的集成電路設(shè)計的表達方式有哪幾種？（仕蘭微面試題目）

5、描述你對集成電路設(shè)計流程的結(jié)識。（一般來說asic和fpga/cpld沒有關(guān)系！fpga是我們在小批量或者實

驗中采用的，生活中的電子器件上很少見到的。而asic是通過掩膜的高的，它是不可被修改的。至于流程，

應(yīng)當(dāng)是前端、綜合、仿真、后端、檢查、加工、測試、封裝。

我是做路由器asic設(shè)計的也許你上網(wǎng)用的網(wǎng)卡尚有路由器就是我們公司的，呵呵，流程基本如此?。ㄊ颂m

微面試題目）

6、簡述FPGA等可編程邏輯器件設(shè)計流程。

通常可將FPGA/CPLD設(shè)計流程歸納為以下7個環(huán)節(jié)，這與ASIC設(shè)計有相似之處。

1.設(shè)計輸入。在傳統(tǒng)設(shè)計中，設(shè)計人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計的。自90年代初，Verilog、

VHDL、AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計中得到了廣泛應(yīng)用。

2.前仿真（功能仿真）。設(shè)計的電路必須在布局布線前驗證電路功能是否有效。（ASCI設(shè)計中，這一環(huán)節(jié)稱

為第一次Sign-off）PLD設(shè)計中，有時跳過這一步。

3.設(shè)計編譯。設(shè)計輸入之后就有一個從高層次系統(tǒng)行為設(shè)計向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計輸

入的某種或某幾種數(shù)據(jù)格式（網(wǎng)表）轉(zhuǎn)化為軟件可辨認(rèn)的某種數(shù)據(jù)格式（網(wǎng)表）。

4.優(yōu)化。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜

的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。

5.布局布線。在PLD設(shè)計中，3-5步可以用PLD廠家提供的開發(fā)軟件（如Maxplus2）自動一次完畢。

6.后仿真（時序仿真）需要運用在布局布線中獲得的精確參數(shù)再次驗證電路的時序。（ASCI設(shè)計中，這一

環(huán)節(jié)稱為第二次Sign-off）。

7.生產(chǎn)。布線和后仿真完畢之后，就可以開始ASCI或PLD芯片的投產(chǎn)

）（仕蘭微面試題目）

7、IC設(shè)計前端到后端的流程和eda工具。

（ic卡是集成電路卡的意思，ic卡是一種內(nèi)藏大規(guī)模集成電路的塑料卡片，其大小和本來的磁卡電話的磁

卡大小相同。ic卡通?？煞譃榇鎯ā⒓用芸ê椭悄芸ㄈ?，存儲卡是可以直接對其進行讀、寫操作的存

儲器，加密卡是在存儲卡的基礎(chǔ)上增長了讀、寫加密功能，對加密卡進行操作時，必須一方面核對卡中的

密碼，密碼對的才干進行正常操作，智能卡是帶有微解決器（cpu）,同時也稱作cpu卡。ic卡的設(shè)計的流程

分為:邏輯設(shè)計--子功能分解--具體時序框圖-分塊邏輯仿真-電路設(shè)計（RTL級描述）-功能仿真-綜合（加時

序約束和設(shè)計庫）-電路網(wǎng)表-網(wǎng)表仿真）-預(yù)布局布線（SDF文獻）-網(wǎng)表仿真（帶延時文獻）-靜態(tài)時序分析-布

局布線-參數(shù)提取-SDF文獻-后仿真-靜態(tài)時序分析-測試向量生成-工藝設(shè)計與生產(chǎn)-芯片測試-芯片應(yīng)

用，在驗證過程中出現(xiàn)的時序收斂，功耗，面積問題，應(yīng)返回前端的代碼輸入進行重新修改，再仿真，再

綜合，再驗證，一般都要反復(fù)好幾次才干最后送去foundry廠流片。）（未知）

9、Asic的designflow（設(shè)計流程）。（威盛VIA2023.11.06上海筆試試題）（）

11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚智電子筆試）

先介紹下IC開發(fā)流程：

I.）代碼輸入（designinput）

用vhdl或者是verilog語言來完畢器件的功能描述，生成hdl代碼

語言輸入工具：SUMMITVISUALHDL

MENTORRENIOR

圖形輸入：composer（cadence）;

viewlogic（viewdraw）

2.）電路仿真（circuitsimulation）

將vhd代碼進行先前邏輯仿真，驗證功能描述是否對的

數(shù)字電路仿真工具：

Verolog：CADENCEVerolig-XL

SYNOPSYSvcs

MENTORModle-sim

VHDL:CADENCENC-vhdl

SYNOPSYSVSS

MENTORModle-sim

模擬電路仿真工具：

***ANTIHSpicepspice,spectremicromicrowave:eesoft:hp

3.）邏輯綜合（synthesistools）

邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成相應(yīng)一定工藝手段的門級電路：將初級仿真中所沒有

考慮的門沿（gatesdelay）反標(biāo)到生成的門級網(wǎng)表中，返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的

網(wǎng)表稱為物理網(wǎng)表。

12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）

13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元

素？（仕蘭微面試題目）ProtclProtel99是基于Win95/WinNT/Win98/Win2023的純32位電路設(shè)計制版

系統(tǒng)。Protel99提供了一個集成的設(shè)計環(huán)境，涉及了原理圖設(shè)計和PCB布線工具，集成的設(shè)計文檔管理，

支持通過網(wǎng)絡(luò)進行工作組協(xié)同設(shè)計功能。

14、描述你對集成電路工藝的結(jié)識。（仕蘭微面試題目）集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單

晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合

成完整的電子電路。它在電路中用字母“IC”（也有用文字符號“N”等）表達。

（-）按功能結(jié)構(gòu)分類集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類。

模擬集成電路用來產(chǎn)生、放大和解決各種模擬信號（指幅度隨時間邊疆變化的信號。例如半導(dǎo)體收音機的

音頻信號、錄放機的磁帶信號等），而數(shù)字集成電路用來產(chǎn)生、放大和解決各種數(shù)字信號（指在時間上和幅

度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。

（-）按制作工藝分類

集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成

電路。

（三）按集成度高低分類

集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成

電路。（四）按導(dǎo)電類型不同分類

集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。

雙極型集成電路的制作工藝復(fù)雜，功耗較大，代表集成電路有TTL、ECL、HTL,LST-TL.STTL等類型。

單極型集成電路的制作工藝簡樸，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、

PMOS等類型。

（五）按用途分類

集成電路按用途可分為電視機用集成電路。音響用集成電路、影碟機用集成電路、錄像機用集成電路、電

腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言

集成電路、報警器用集成電路及各種專用集成電路。

電視機用集成電路涉及行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV

轉(zhuǎn)換集成電路、開關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫解決集成電路、微解決器

（CPU）集成電路、存儲器集成電路等。

音響用集成電路涉及AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運算放大集成電路、

音頻功率放大集成電路、圍繞聲解決集成電路、電平驅(qū)動集成電路、電子音量控制集成電路、延時混響集

成電路、電子開關(guān)集成電路等。

影碟機用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號解決集成電

路、音響效果集成電路、RF信號解決集成電路、數(shù)字信號解決集成電路、伺服集成電路、電動機驅(qū)動集成

電路等。

錄像機用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動集成電路、音頻解決集成電路、視頻解決集

成電路。

15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題

目）制造工藝：我們經(jīng)常說的0.18微米、0.13微米制程，就是指制造工藝了。制造工藝直接關(guān)系到cpu

的電氣性能。而0.18微米、0.13微米這個尺度就是指的是cpu核心中線路的寬度。線寬越小，cpu的功耗

和發(fā)熱量就越低，并可以工作在更高的頻率上了。所以以前0.18微米的cpu最高的頻率比較低，用0.13

微米制造工藝的cpu會比0.18微米的制造工藝的發(fā)熱量低都是這個道理了。cd

16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）

17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）

根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。N型半導(dǎo)體中摻入的雜質(zhì)為磷等

五價元素，磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價鍵時，多余的第五個價電子很容易擺脫磷原子核

的束縛而成為自由電子，于是半導(dǎo)體中的自由電子數(shù)目大量增長，自由電子成為多數(shù)載流子，空穴則成為

少數(shù)載流子。P型半導(dǎo)體中摻入的雜質(zhì)為硼或其他三價元素，硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共

價鍵時，將因缺少一個價電子而形成一個空穴，于是半導(dǎo)體中的空穴數(shù)目大量增長，空穴成為多數(shù)載流子，

而自由電子則成為少數(shù)載流于。

18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？

Latch-up閂鎖效應(yīng)，又稱寄■生PNPN效應(yīng)或可控硅整流器（SCR,SiIiconControlledRectifier）效

應(yīng)。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成P-N結(jié)，而兩個靠近的反方向的P-N結(jié)就構(gòu)成

了一個雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個三極管，這些三極管自身就也許構(gòu)成一個電路。

這就是MOS管的寄生三極管效應(yīng)。假如電路偶爾中出現(xiàn)了可以使三極管開通的條件，這個寄生的電路就會

極大的影響正常電路的運作，會使原本的MOS電路承受比正常工作大得多的電流，也許使電路迅速的燒毀。

Latch-up狀態(tài)下器件在電源與地之間形成短路，導(dǎo)致大電流、EOS（電過載）和器件損壞。（仕蘭微面試題

目）

19、解釋latch-up現(xiàn)象和Antennaeffect和其防止措施.（未知）

20、什么叫Latchup?閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器（SCR,SiIiconControlledRectifier）

效應(yīng)。（科廣試題）

21、什么叫窄溝效應(yīng)？當(dāng)JFET或MESFET溝道較短，＜1imi的情況下，這樣的器件溝道內(nèi)電場很高，載流

子民飽合速度通過溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述，認(rèn)為電場

小于某一臨界電場時，漂移速度與近似與電場強成正比，遷移率是常數(shù)，當(dāng)電場高于臨界時，速度飽和是

常教。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，，這種由有況下飽和電流不是由于溝

道夾斷引起的而是由于速度飽和，，別名（科廣試題）

22、什么是NMOS、PMOS、CMOS?什么是增強型、耗盡型？什么是PNP、NPN?他們有什么差別？（仕

蘭微面試題目）

23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么規(guī)定？（仕蘭微面試題

目）

24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)當(dāng)是縱剖面圖），給出所有也許的傳輸特性和轉(zhuǎn)移特性。

（Infineon筆試試題）

25、以intervei?為例，寫出N阱CMOS的process流程，并畫出剖面圖。（科廣試題）

26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Compare

theresistanceofametal,polyanddiffusionintranditionalCMOSprocess.（威盛筆試題circuit

design-beijing-03.11.09）

27＞說明mos一半工作在什么區(qū)。（凹凸的題口和面試）

28、畫p-bulk的nmos截面圖。（凹凸的題目和面試）

29、寫schematicnote（?）,越多越好。（凹凸的題目和面試）

30、寄生效應(yīng)在ic設(shè)計中如何加以克服和運用。（未知）

31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，由于全是微電子物理，公式推導(dǎo)太羅索,

除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件:Cadence,

Synopsys,Avant,UNIX當(dāng)然也要大約會操作。

32、unix命令cp-r,rm,uname。（揚智電子筆試）

單片機、MCU,計算機原理

1、簡樸描述一個單片機系統(tǒng)的重要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流

流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。（仕蘭微面試題目）

2、畫出8031與2716（2K*8ROM）的連線圖，規(guī)定采用三-八譯碼器，8031的P2.5,P2.4和

P2.3參與譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若

有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目）

3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）

4、PCI總線的含義是什么？PCI總線的重要特點是什么？（仕蘭微面試題目）

5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）

6、如單片機中斷幾個/類型，編中斷程序注意什么問題；（未知）

7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序由8051完畢。簡樸原理如下：由P3.4輸出

脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個開關(guān)來設(shè)立，直接與P1口相

連（開關(guān)撥到下方時為“0”，撥到上方時為“1”，組成一個八位二進制數(shù)N）,規(guī)定占空比為N/256。（仕

蘭微面試題目）

下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。

MOVP1,#0FFH

LOOP1：MOVR4,#0FFH

MOVR3,#00H

LOOP2：MOVA,Pl

SUBBA,R3

JNZSKP1

SKP1：MOVC,70H

MOVP3.4,C

ACALLDELAY：此延時子程序略

AJMPLOOP1

8、單片機上電后沒有運轉(zhuǎn)，一方面要檢查什么？（東信筆試題）

9、WhatisPCChipsei?（揚智電子筆試）

芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和

南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、

ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實時時鐘控制器）、

USB（通用串行總線）、UltraDMA/33（66）EIDE數(shù)據(jù)傳輸方式和ACPI（高級能源管理）等的支持。其中北

橋芯片起著主導(dǎo)性的作用，也稱為主橋（HostBridge）。

除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組

就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直

接接入主芯片，可以提供比PCI總線寬一倍的帶寬，達成了266MB/S。

10、假如簡歷上還說做過卬u之類，就會問到諸如卬u如何工作，流水線之類的問題。

（未知）

11、計算機的基本組成部分及其各自的作用。（東信筆試題）

12、請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖

器）。（漢王筆試）

13、cache的重要部分什么的。（威盛VIA2023.1106上海筆試試題）

14、同步異步傳輸?shù)牟町悾ㄎ粗?/p>

15、串行通信與同步通信異同，特點，比較。（華為面試題）

16、RS232c高電平脈沖相應(yīng)的TTL邏輯是?（負(fù)邏輯?）（華為面試題）

信號與系統(tǒng)

1、的話音頻率一般為300-3400HZ,若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用

8KHz的采樣頻率，并采用8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多

大？（仕蘭微面試題目）

2、什么耐奎斯特定律，怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題）

3、假如模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦？（lucent）兩路？

4、信號與系統(tǒng):在時域與頻域關(guān)系。（華為面試題）

5、給出時域信號，求其直流分量。（未知）

6、給出一時域信號，規(guī)定（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波形通過低通濾波器

濾掉高次諧波而只保存一次諧波時，畫出濾波后的輸出波形。（未知）

7,sketch連續(xù)正弦信號和連續(xù)矩形波（都有圖）的傅立葉變換。（Infineon筆試試題）

8、拉氏變換和傅立葉變換的表達式及聯(lián)系。（新太硬件面題）

DSP、嵌入式、軟件等

1、請用方框圖描述?個你熟悉的實用數(shù)字信號解決系統(tǒng)，并做簡要的分析；假如沒有，也可以自己設(shè)計一

個簡樸的數(shù)字信號解決系統(tǒng)，并描述其功能及用途。（仕蘭微面試題

目）

2、數(shù)字濾波器的分類和結(jié)構(gòu)特點。（仕蘭微面試題目）

3、IIR,FIR濾波器的異同。（新太硬件面題）

4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h（n）=-a*h（n-l）+b*6（n）a.求h（n）的z變換；b.問

該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程：（未知）

5、DSP和通用解決器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威

dsp軟件面試題）

6、說說定點DSP和浮點DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題）

7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）

8、請寫出［-8,7］的二進制補碼，和二進制偏置碼。用Q15表達出0.5和-05（信威

dsp軟件面試題）

9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）

10、嵌入式解決器類型（如ARM）,操作系統(tǒng)種類（Vxworks,ucos,winCE.linux）,操作系

統(tǒng)方面