《數(shù)字電子技術(shù)基礎(chǔ)》

（第五版）教學(xué)課件

信息科學(xué)與工程學(xué)院·

基礎(chǔ)電子教研室《數(shù)字電子技術(shù)基礎(chǔ)》第五版《數(shù)字電子技術(shù)基礎(chǔ)》

（第五版）教學(xué)課件

信息科學(xué)與工程學(xué)院第四章組合邏輯電路內(nèi)容提要

本章首先介紹組合電路的特點(diǎn)，然后闡述用小規(guī)模集成電路（SSI）實(shí)現(xiàn)組合電路的分析方法和設(shè)計(jì)方法；還介紹幾種常用中規(guī)模集成電路（MSI）（如譯碼器、數(shù)據(jù)選擇器、加法器等）以及由它們構(gòu)成組合電路方法。第四章組合邏輯電路內(nèi)容提要本章首先介紹組合電路的§4.1概述§4.2組合邏輯電路分析和設(shè)計(jì)方法§4.3若干常用的組合邏輯電路§4.4組合電路的競爭冒險(xiǎn)第四章組合邏輯電路§4.1概述第四章組合邏輯電路邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)有關(guān)§4.1概述一、組合邏輯電路的特點(diǎn)邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。3.列出輸入輸出真值表并得出結(jié)論。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系一、組合邏輯電路的分析方法4.2組合邏輯電路分析和設(shè)計(jì)方法1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代Y【例1】分析下圖的邏輯功能。

EWB仿真Y【例1】分析下圖的邏輯功能。EWB真值表相同為“0”不同為“1”異或門=1真值表相同為“0”異或門=1解：由4.2.2圖可得其真值表為【例2】分析下圖的邏輯功能。

其邏輯功能為半加器奇偶校驗(yàn)電路（器）解：由4.2.2圖可得其真值表為【例2】分析下圖的邏輯功能?！纠?】分析下圖的邏輯功能。

【例3】分析下圖的邏輯功能。任務(wù)要求最簡單的邏輯電路1.指定實(shí)際問題的邏輯含義(邏輯抽象)，列出真值表。設(shè)計(jì)步驟：二、組合邏輯電路的設(shè)計(jì)方法(2)定義邏輯狀態(tài)的含義。(3)列出真值表。(1)確定輸入變量和輸出變量。任務(wù)要求最簡單的邏輯電路1.指定實(shí)際問題的邏輯含義(邏輯抽3.根據(jù)器件類型化簡。4.畫出邏輯電路圖。2.寫出邏輯表達(dá)式，以便于化簡。3.根據(jù)器件類型化簡。4.畫出邏輯電路圖。2.寫【例1】設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。邏輯抽象。三個(gè)按鍵A、B、C作為輸入變量，按下時(shí)為“1”，不按時(shí)為“0”。輸出量為Y，多數(shù)贊成時(shí)是“1”，否則是“0”。2.根據(jù)題意列出真值表?！纠?】設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同A

B

C

Y

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

真值表00001111m3m5m6m7ABCY0000010100用卡諾圖化簡ABC0001111001ABACBC3.畫出卡諾圖：用卡諾圖化簡ABC0001111001ABACBC3.畫出卡4.根據(jù)邏輯表達(dá)式畫出邏輯圖。4.根據(jù)邏輯表達(dá)式畫出邏輯圖。若用與非門實(shí)現(xiàn)EWB仿真若用與非門實(shí)現(xiàn)EWB【例2】設(shè)計(jì)一個(gè)用3個(gè)開關(guān)控制燈的邏輯電路，要求任一個(gè)開關(guān)都能控制等的由亮到滅或由滅到亮。解：用A、B、C分別表示三個(gè)開關(guān)，用“0”表示“關(guān)”，用“1”表示“開”、Y表示燈，用“0”表示“滅”，用“1”表示“亮”?！纠?】設(shè)計(jì)一個(gè)用3個(gè)開關(guān)控制燈的邏輯電路，要求任一個(gè)開關(guān)都A

B

C

Y

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

01101001ABCY0000010100用卡諾圖化簡ABC000111100101011010用卡諾圖化簡ABC0001111001010110101.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。3.列出輸入輸出真值表并得出結(jié)論。1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代1.指定實(shí)際問題的邏輯含義，列出真值表。3.根據(jù)器件類型化簡。4.畫出邏輯電路圖。設(shè)計(jì)步驟：2.寫出邏輯表達(dá)式，以便于化簡。1.指定實(shí)際問題的邏輯含義，列出真值表。3.根據(jù)器件類作業(yè)4.14.6

（注意約束條件，要求電路盡量簡單）作業(yè)4.111011001+舉例：A=1101,B=1001,計(jì)算A+B0110100114.3.4加法器11011001+舉例：A=1101加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低一、1位加法器A

B

SC

0

0

0

1

1

0

1

1

00010110真值表A---被加數(shù)；B---加數(shù)；S---本位和；C---進(jìn)位。半加器：相加過程中，僅考慮被加數(shù)、加數(shù)。一、1位加法器ABSC00011011全加器：A---被加數(shù)；B---加數(shù)；CI---低位的進(jìn)位；S---本位和；CO---向高位的進(jìn)位。

相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。全加器：A---被加數(shù)；B---加數(shù)；CI---低位的進(jìn)位；全加器的真值表全加器的真值表11010011-舉例：A=1101,B=0011,計(jì)算A-B00110010二、1位全減器11010011-舉例：A=1101全減器的真值表A---被減數(shù)；B---減數(shù)；BI---低位的借位D---本位差；BO---向高位的借位。全減器的真值表A---被減數(shù)；B---減數(shù)；BI---低位三、多位加法器的應(yīng)用（1）加法運(yùn)算；（2）實(shí)現(xiàn)碼組變換。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C三、多位加法器的應(yīng)用（1）加法運(yùn)算；（2）實(shí)現(xiàn)碼組變換。bnA3~A0：一個(gè)四位二進(jìn)制數(shù)的輸入；B3~B0：為另一個(gè)二進(jìn)制數(shù)的輸入；CI：最低位的進(jìn)位；CO：最高位的進(jìn)位；S3~S0：各位相加后的和。A3~A0：一個(gè)四位二進(jìn)制數(shù)的輸入；【例3】利用4位超前進(jìn)位加法器74LS283器件組成的電路如圖所示，試分析電路所能完成的邏輯功能?！纠?】利用4位超前進(jìn)位加法器74LS283器件組成的電路如解：寫出各輸入端的邏輯式解：寫出各輸入端的邏輯式則當(dāng)Y7＝0時(shí)，

74LS283(1)：A3＝0,A2＝D6，A1=D5，A0＝D4，74LS283(2)：A3＝D3,A2＝D2，A1=D1，A0＝D0，CI=0，做加法后和為Y7～Y0=0D6~D0則當(dāng)Y7＝0時(shí)，

74LS283(1)：A3＝0,A2＝當(dāng)Y7＝1時(shí)，

74LS283(1)：A3＝1,A2＝D6

，A1=D5

，A0＝D4

，74LS283(2)：A3＝D3

,A2＝D2

，A1=D1

，A0＝D0

CI=1，做加法后和為Y7～Y0=1D6

~（D0

+1）

此電路是一個(gè)帶符號位的二進(jìn)制求補(bǔ)碼電路，Y7為符號位，輸入二進(jìn)制數(shù)碼為D6~D0.當(dāng)Y7＝1時(shí)，

74LS283(1)：A3＝1,A2＝D譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。譯碼器二進(jìn)制譯碼器二－十進(jìn)制譯碼器顯示譯碼器4.3.2譯碼器譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低一、二進(jìn)制譯碼器

二進(jìn)制譯碼器有n個(gè)輸入端(即n位二進(jìn)制碼)，2n個(gè)輸出線。常見的譯碼器有2—4譯碼器、3—8譯碼器和4—16譯碼器。3線－8線譯碼器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二進(jìn)制代碼高低電平信號一、二進(jìn)制譯碼器二進(jìn)制譯碼器有n個(gè)輸入端(即n位二進(jìn)制碼地址輸入端片選輸入端輸出端，低電平有效地址輸入端片選輸入端輸出端，低電平有效第四章組合邏輯電路課件3—8譯碼器----74HC138附加控制端輸入端輸出端低電平有效3—8譯碼器----74HC138附加輸入端輸出端低電平有效1A1A仿真1A1A仿真11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1輸出輸入74HC138邏輯功能表111111101111111101110111111010二、譯碼器的應(yīng)用1.地址譯碼在計(jì)算機(jī)與外部設(shè)備打交道時(shí)，常用二進(jìn)制譯碼器做地址譯碼，把地址信號A……送到譯碼器的輸入，譯碼器的輸出Y……接相應(yīng)的地址外設(shè)的使能端，則對應(yīng)于地址信號的一組代碼、可選中且僅選中一個(gè)地址外設(shè)。二、譯碼器的應(yīng)用1.地址譯碼在計(jì)算機(jī)與外部設(shè)備打交道時(shí)，例：利用譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線例：利用譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABC2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）脫離總線數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為2.級聯(lián)擴(kuò)展D3=0（1）片工作，（2）片不工作D3=1（1）片不工作，（2）片工作2.級聯(lián)擴(kuò)展D3=0（1）片工作，（2）片不工作D3=12.級聯(lián)擴(kuò)展(2)3－8譯碼器（1）

S1S2

S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y13－8譯碼器（2）

S1S2

S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Z’0Z’7Z’8Z’15D3D2D1D012.級聯(lián)擴(kuò)展(2)3－8譯碼器（1）S1S2SY’0Y’7Y’6Y’1·······D3.用作多路分配器Y’0Y’7Y’6Y’1·······D3.用作多路分配………………中規(guī)模集成電路是為了實(shí)現(xiàn)專門的邏輯功能而設(shè)計(jì)，但是通過適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。用中規(guī)模集成電路設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。4.實(shí)現(xiàn)組合邏輯函數(shù)

任何一個(gè)邏輯函數(shù)都可以表示成最小項(xiàng)和的形式，而3-8譯碼器的輸出對應(yīng)于不同的最小項(xiàng)，因此，可用3-8譯碼器方便的實(shí)現(xiàn)邏輯函數(shù)。中規(guī)模集成電路是為了實(shí)現(xiàn)專門的邏輯功能而設(shè)計(jì)，但是通過適當(dāng)?shù)摹纠?】試用3—8譯碼器實(shí)現(xiàn)函數(shù)：

【例1】試用3—8譯碼器實(shí)現(xiàn)函數(shù)：1ABC74HC138

S1

S2

S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y11ABC74HC138S1S2S3A1A2A0Y0【例2】設(shè)計(jì)一個(gè)用3個(gè)開關(guān)控制燈的邏輯電路，要求任一個(gè)開關(guān)都能控制燈的由亮到滅或由滅到亮。解：用A、B、C分別表示三個(gè)開關(guān)，用“0”表示“關(guān)”，用“1”表示“開”、Y表示燈，用“0”表示“滅”，用“1”表示“亮”。【例2】設(shè)計(jì)一個(gè)用3個(gè)開關(guān)控制燈的邏輯電路，要求任一個(gè)開關(guān)都A

B

C

Y

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

01101001最小項(xiàng)

m0m1m2m3m4m5m6m7ABCY0000010100ABC174HC138

S1S2

S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Y&ABC174HC138S1S2S3A1A2A0Y0【練習(xí)1】試用3—8譯碼器和必要的門實(shí)現(xiàn)函數(shù)：

【練習(xí)2】試用3—8譯碼器和必要的門電路實(shí)現(xiàn)1位二進(jìn)制數(shù)的全減器

A---被減數(shù)；B---減數(shù)；BI---來自低位的借位D---本位差；BO---向高位的借位?！揪毩?xí)1】試用3—8譯碼器和必要的門實(shí)現(xiàn)函數(shù)：【練習(xí)2】全減器的真值表全減器的真值表【練習(xí)】試用3—8譯碼器實(shí)現(xiàn)函數(shù)：

1ABC74HC138

S1S2

S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1【練習(xí)】試用3—8譯碼器實(shí)現(xiàn)函數(shù)：1ABC74HC138總結(jié)n-2n線譯碼器，包含了n變量所有的最小項(xiàng)。加上必要的門電路，可以組成任何形式的輸入變量小于或等于n的組合邏輯函數(shù)。

步驟：1、首先將邏輯函數(shù)表示成最小項(xiàng)和的形式。2、將邏輯函數(shù)轉(zhuǎn)換成3-8譯碼器的輸出信號的形式。3、畫出電路圖，注意譯碼器的片選端的連接?？偨Y(jié)n-2n線譯碼器，包含了n變量所有的最小項(xiàng)。加上必要的小結(jié)基本要求：掌握組合電路的設(shè)計(jì)方法；了解譯碼器的工作原理；掌握譯碼器的擴(kuò)展實(shí)現(xiàn)組合邏輯電路的方法；作業(yè)P212習(xí)題【4.12】小結(jié)基本要求：作業(yè)P212習(xí)題【4.12】三、顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件LED顯示器LCD顯示器三、顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，顯示器件：七段LED顯示器abcdfge共陽極LED共陰極LED顯示器件：七段LED顯示器abcdfge共陽極LED共陰極LLED數(shù)碼管LED數(shù)碼管LED顯示器具有亮度高、響應(yīng)時(shí)間短、使用壽命長、可靠性高等優(yōu)點(diǎn)。其缺點(diǎn)是工作電流較大。LCD（液晶）顯示器最大優(yōu)點(diǎn)是低功耗，可在低電壓下工作。其缺點(diǎn)是亮度低、響應(yīng)速度慢。LED顯示器具有亮度高、響應(yīng)時(shí)間短、使用壽命長、可靠性高等優(yōu)BCD—七段顯示譯碼器：二-十進(jìn)制編碼顯示譯碼器顯示器件BCD—七段顯示譯碼器：二-十進(jìn)制編碼顯示譯碼器顯示器件BCD--七段顯示譯碼器的真值表abcdefgBCD--七段顯示譯碼器的真值表abcdefgA0~A3:BCD碼輸入端；a~g:七段顯示碼輸出端。1147448A3abcdfgVccGNDA1A2A0RBIeLTBI/RBO

A0~A3:BCD碼輸入端；1147448A3abcdf1147448A3abcdfgVccGNDA1A2A0RBIeLTBI/RBO

:燈測試端，低電平有效。檢查筆段是否正常發(fā)光。LT

1147448A3abcdfgVccGNDA1A2A0RBI1147448A3abcdfgVccGNDA1A2A0RBIeLTBI/RBO

:滅0輸入端，低電平有效。RBI

1147448A3abcdfgVccGNDA1A2A0RBI1147448A3abcdfgVccGNDA1A2A0RBIeLTBI/RBO

:滅燈輸入/滅0輸出端，低電平有效。BI/RBO

1147448A3abcdfgVccGNDA1A2A0RBIYaYbYcYdYeYfYgA0A1A2A3LTRBOBI/RBI7448abcdefgabcdefg71×WKBS201AVccA3A2A1A017448與七段顯示器件的連接：為提高顯示亮度，可接上拉電阻YaYbYcYdYeYfYgA0A1A2A3LTRBOBI/00106.80000000.65020036.888106.80.65無效0消隱電路設(shè)計(jì)：(1)顯示結(jié)果直觀醒目；(2)降低功耗。00106從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐罚Q為數(shù)據(jù)選擇器。A0A1D3D2D1D0W地址信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個(gè)多路開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。4.3.3數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0一、數(shù)據(jù)選擇器的工作原理（74HC153）數(shù)據(jù)輸入端地址輸入端控制端輸出端S

1A1A0Y11XX0000D10001D11010D12011D13一、數(shù)據(jù)選擇器的工作原理（74HC153）數(shù)據(jù)輸入端地址輸入數(shù)據(jù)輸入端地址輸入端控制端輸出端數(shù)據(jù)輸入端控制端輸出端數(shù)據(jù)輸入端地址輸入端控制端輸出端數(shù)據(jù)輸入端控制端輸出端①作數(shù)據(jù)選擇，以實(shí)現(xiàn)多路信號分時(shí)傳送；②在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并—串轉(zhuǎn)換；③產(chǎn)生序列信號（第6章）；④級聯(lián)擴(kuò)展；⑤實(shí)現(xiàn)組合邏輯函數(shù)。

二、數(shù)據(jù)選擇器的應(yīng)用A0A1D3D2D1D0W①作數(shù)據(jù)選擇，以實(shí)現(xiàn)多路信號分時(shí)傳送；二、數(shù)據(jù)選擇器的應(yīng)用1.用74HC153構(gòu)成八選一數(shù)據(jù)選擇器①74HC153為雙四選一數(shù)據(jù)選擇器，需一片即可產(chǎn)生八路輸入信號；②需三位地址線控制八路輸入端；③用最高位控制芯片的控制端；④兩個(gè)輸出端相或產(chǎn)生輸出信號。分析：1.用74HC153構(gòu)成八選一數(shù)據(jù)選擇器①74HC150==0D0D3D0D311.用74LS153構(gòu)成八選一數(shù)據(jù)選擇器0==0D0D3D0D311.用74LS153構(gòu)1.用74LS153構(gòu)成八選一數(shù)據(jù)選擇器1==0D4D7D4D70如何用四片74HC153實(shí)現(xiàn)十六選一數(shù)據(jù)選擇器？1.用74LS153構(gòu)成八選一數(shù)據(jù)選擇器1==0D4分析2.用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路

類似三變量函數(shù)的表達(dá)式！輸入

輸出

A1

A0

Y

×

×

1

0

0

0

0

D0

0

1

0

D1

1

0

0

D2

1

1

0

D3

四選一選擇器功能表分析2.用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路類似三變量函數(shù)的表達(dá)例1：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。與四選一選擇器輸出的邏輯式比較可以令：變換例1：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。與四選一選擇器輸出的BCF接線圖D0D1D2D3A0A1Y?74HC153A“1”1BCF接線圖D0D1D2D3A0A1Y?74HC153A11010110ABC0001111001例1：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。填卡諾圖確定數(shù)據(jù)D畫出電路D0D1D3D211010110ABC0001111001例1：利用四選一選【例2】試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)三變量函數(shù)：

分析：

選擇地址輸入，令A(yù)1A0=AB（可任意選擇）與四選一選擇器輸出的邏輯式比較將F與Y對照可得【例2】試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)三變量函數(shù)：分析：選?74HC153YA0A1D1D0D3D2SFABC1?74HC153YA0A1D1D0D3D2SFABC1【例3】用數(shù)據(jù)選擇器74HC153和必要的門電路實(shí)現(xiàn)全加器?！纠?】用數(shù)據(jù)選擇器74HC153和必要的門電路BCISCOA1EWB仿真BCISCOA1EWB總結(jié)用n位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。設(shè)計(jì)時(shí)采用函數(shù)式對照法。地址端作為輸入端，數(shù)據(jù)輸入端可以綜合為一個(gè)輸入端。總結(jié)用n位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于小結(jié)基本要求：了解數(shù)據(jù)選擇器的工作原理；2.掌握數(shù)據(jù)選擇器的擴(kuò)展實(shí)現(xiàn)組合邏輯電路的方法；作業(yè)P212習(xí)題【4.16】【4.18】小結(jié)基本要求：作業(yè)P212習(xí)題4.3.1編碼器用文字、符號或數(shù)碼表示特定對象的過程稱為編碼。在數(shù)字電路中常用二進(jìn)制代碼表示高低電平信號。能實(shí)現(xiàn)編碼操作的電路就是編碼器。編碼器普通編碼器優(yōu)先編碼器4.3.1編碼器用文字、符號或數(shù)碼表示特定對象的過程稱為編一、三位二進(jìn)制編碼器---八線-三線編碼器設(shè)八個(gè)輸入端為I0

I7，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為Y0、Y1、Y2，共三位二進(jìn)制數(shù)（設(shè)計(jì)編碼器的過程與設(shè)計(jì)一般的組合邏輯電路相同）。8線－3線編碼器I0Y2Y1Y0I1I2I3I4I5I6I7二進(jìn)制代碼高低電平信號一、三位二進(jìn)制編碼器---八線-三線編碼器設(shè)八個(gè)輸入端真值表真值表8-3編碼器邏輯圖仿真8-3編碼器邏輯圖仿真優(yōu)先編碼器允許多個(gè)輸入信號同時(shí)有效，但它只按其中優(yōu)先級別最高的有效輸入信號編碼，對級別較低的輸入信號不予理睬。如：74HC148即為8線-3線優(yōu)先編碼器。二、優(yōu)先編碼器優(yōu)先編碼器允許多個(gè)輸入信號同時(shí)有效，但它只按其中優(yōu)先級別最高74LS148的功能表注意：I7

’

的優(yōu)先級最高74LS148的功能表注意：I7’的優(yōu)先級YS’

----選通輸出端,“電路工作，但無編碼輸入”時(shí)輸出低電平。YEX’----

----擴(kuò)展端,“電路工作，而且有編碼輸入”時(shí)輸出低電平。注意：輸出信號為反碼輸出YS’----選通輸出端,“電路工作，但無編碼輸入”時(shí)輸74HC148SI7I6I5I4I3I2I1I0YSY2Y1Y0YEX狀態(tài)信號輸入端代碼輸出端選通輸入端（低電平有效）（低電平有效）選通輸出端擴(kuò)展端74HC148SI7I6I5I4I3I2I1I0YSY2Y1【例】試用74HC148接成16