西南交通大學(xué)微電子研究所InstituteofMicroelectronicsSWJTUeCCC第2章半導(dǎo)體晶體管及基本邏輯門電路《數(shù)字電子技術(shù)基礎(chǔ)》如何實現(xiàn)邏輯運算？

——開關(guān)邏輯電路思想上述電路實現(xiàn)“非”邏輯。電路中電子器件的“閉合”與“斷開”、以及輸出的低與高對應(yīng)邏輯變量取值0或1。如何構(gòu)建簡單方便易于集成的電子開關(guān)？2(a)輸出邏輯1(b)輸出邏輯0現(xiàn)代數(shù)字集成電路中主要用到的開關(guān)器件MOS管或BJT管甚至二極管等器件都可以作為電子“開關(guān)”應(yīng)用于現(xiàn)代數(shù)字電路設(shè)計。3MOS管的基本分類：（一種載流子）N溝道P溝道P溝道N溝道MOS增強型耗盡型開啟閾值電壓>0開啟閾值電壓<0BJTNPNPNP雙極性的基本分類:(兩種載流子)二極管教學(xué)要求了解MOS管、BJT的開關(guān)特性;掌握CMOS及TTL門電路結(jié)構(gòu)、基本工作原理;正確理解CMOS、TTL邏輯元件的主要電氣性能參數(shù)。第2章半導(dǎo)體晶體管及基本邏輯門電路2.1CMOS邏輯2.2雙極性邏輯2.3常用邏輯產(chǎn)品系列規(guī)格2.1CMOS邏輯2.1.1MOS管開關(guān)特性2.1.2CMOS反相器及CMOS邏輯基本電氣特性 2.1.3其它常用CMOS基本門電路2.1.1MOS管開關(guān)特性金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MetalOxideSemiconductorFieldEffectTransistor,簡稱MOSFET或MOS管）MOS管按溝道導(dǎo)電載流子的帶電極性類型不同可分為N（電子型）溝道和P（空穴型）溝道，分別簡稱NMOS管和PMOS管。NMOS管和PMOS管均包含四個端口：漏極(Drain)、柵極(Gate)、源極(Source)、襯底(Bulk)MOS管通過柵極電壓來實現(xiàn)漏極和源極間溝道的調(diào)控，是一種電壓控制開關(guān)器件。其中，源極定義為提供載流子（NMOS器件中為電子，PMOS器件中為空穴）的終端，而漏極定義為收集載流子的終端；器件襯底（Bulk）極性與源極及漏極相反，存在寄生PN結(jié)，在使用時需要將該PN結(jié)反偏，即：將MOS的襯底接源極，或者分別將NMOS襯底接地、PMOS器件襯底接電源電壓1.半導(dǎo)體MOS器件2.MOS管的一些基本電路符號形式8DBSGGSBDDSGGSDNMOSPMOS3.NMOS管I-V特性三極管區(qū)（可變電阻區(qū)）飽和區(qū)iDSVGS≤VTHVDS=VGS-VTHVGS遞增截止區(qū)VDS≥VGS-VTHVDS≤VGS-VTHVDS0DSGiDSVGSVDS0iDSVGSVTH根據(jù)其傳輸特性曲線，可以發(fā)現(xiàn)其通道電流（導(dǎo)通電阻）受VGS控制，且存在一個控制閾值（門限）電壓：VTH，當VGS≤VTH時，電流微弱。相當于一個半導(dǎo)體電子開關(guān)。PMOS器件具有類似的特性！各區(qū)域電壓-電流公式可參考教材4.MOS開關(guān)應(yīng)用示例——以電阻為負載的NMOS反相器vINvIN=VTH(NMOS閾值電壓)vOUTVDD有靜態(tài)功耗如何構(gòu)建沒有靜態(tài)功耗的邏輯門呢當vIN<VTH時，NMOS管處于截止區(qū)，vOUT接近VDD，NMOS等效電阻很大，NMOS管相當于處于關(guān)斷狀態(tài)的開關(guān)；當vIN>VTH，且有VDS>VGS-VTH時，NMOS處于飽和區(qū)，vOUT下降且斜率增大，所以NMOS等效電阻降低，NMOS管相當于逐漸開啟的開關(guān)；當vIN增加到足夠大，這時VDS下降到以至于VDS<VGS-VTH時，NMOS處于三極管區(qū)，vOUT接近0V，下降斜率減小，這時NMOS等效電阻很低，NMOS管相當于開啟的開關(guān)。作圖發(fā)求解其傳遞特性2.1.2CMOS反相器及CMOS邏輯基本電氣特性1.CMOS邏輯門——非vi(A)0vO(L)1（1）邏輯狀態(tài)真值表10MPMNVDDvINvOUT電路圖vINvGSnvGSpMNMPvOUT0V0V

5V截止導(dǎo)通5V5V5V0V導(dǎo)通截止0V電氣狀態(tài)表VTHn=0.7VVTHp=-0.7VVDD=5V>VTHn+|VTHp|（2）邏輯表達式：AL（3）邏輯符號：2.采用作圖法可求得其輸入輸出電壓傳遞特性及靜態(tài)電流當vIN由低向高上升時，電路的工作點開始由A→B→C→D→E→F→G轉(zhuǎn)移；當VTHn<vIN<VDD-VTHp，MN和MP均導(dǎo)通，有電流ID流過MN和MP，當vOUT接近1/2VDD附近時電流最大，這時MN和MP均在飽和區(qū)。133.CMOS邏輯直流噪聲容限

從CMOS反相器的傳遞特性可知，輸入電壓vIN偏離正常的低電平（GND）而略微升高時，輸出并不會立即發(fā)生跳變；同樣，輸入電壓vIN偏離正常的高電平（VDD）而略微降低時，輸出也不會立即發(fā)生跳變。因此，在保證輸出高、低電平邏輯功能不變的約束下，允許輸入信號的高、低電平可以在一定范圍內(nèi)取值，這個范圍稱為輸入端邏輯電平的直流噪聲容限(DCnoisemargin)。VOHmin：輸出為高態(tài)時的最小輸出電壓；VIHmin：能保證輸出為可識別的高態(tài)時的最小輸入電壓；VOLmax：輸出為低態(tài)時的最大輸出電壓；VILmax：能保證輸出為可識別的低態(tài)時的最大輸入電壓；從最壞情況考慮，前一級輸出高電平的最小值VOHmin距離下一級輸入高電平的最小值VINmin之電壓差便是輸入為高電平時的噪聲容限，記為VNH；前一級輸出低電平的最大值VOLmax距離下一級輸入低電平的最大值VILmax之電壓差便是輸入為低電平時的噪聲容限,記為VNL。實際CMOS器件的傳輸特性

會隨著電源電壓、溫度、輸出負載等條件的不同而改變，一般CMOS產(chǎn)品實際測試表明在輸出高、低電平變化不大于0.1VDD時，輸入信號高、低電平允許的變化容限不大于30%VDD。可見CMOS電路的直流噪聲容限大小與VDD相關(guān)，VDD越高則直流噪聲容限越大。

4.

CMOS邏輯轉(zhuǎn)換時間與傳輸延遲

（1）轉(zhuǎn)換時間邏輯電路的輸出從一種狀態(tài)變?yōu)榱硪环N狀態(tài)所需的時間就成為轉(zhuǎn)換時間（Transitiontime）。(a)所示為理想的零時間輸出狀態(tài)轉(zhuǎn)換。(b)所示的更接近實際電路的波形，在這種波形中，其波形從低態(tài)到高態(tài)的轉(zhuǎn)換時間稱為上升時間（tr，risetime），從高態(tài)到低態(tài)的轉(zhuǎn)換時間稱為下降時間（tf，falltime），受電路結(jié)構(gòu)的影響，上升時間和下降時間可能不相同。電氣級的分析中，實際的波形如圖（c）所示。實際的上升和下降時間本質(zhì)上表示的是電壓在低態(tài)與高態(tài)之間轉(zhuǎn)換時，經(jīng)過高低狀態(tài)之間“不正常狀態(tài)”所需要的時間。這種轉(zhuǎn)換所需要的時間也制約著電路的工作速度。VIHmin=90%峰值VILmax=10%峰值（2）傳輸延遲傳播延時tp（propagationdelay）是指一個邏輯激勵信號輸入信號通路后，到相應(yīng)的響應(yīng)信號輸出所經(jīng)歷的時間。由于二值邏輯電路中存在上升沿和下降沿，所以輸入到輸出信號通路上存在兩個不同的傳播延時：（1）輸出從高到低變化時，輸入變化引起相應(yīng)輸出變化的時間，記為tpHL；（2）輸出從高到低變化時，輸入變化引起相應(yīng)輸出變化的時間，記為tpLH。50%50%5.功耗靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路主要是動態(tài)功耗2.1.3其它常用CMOS基本門電路CMOS邏輯門:與非、或非、異或CMOS傳輸門漏極開路輸出電路三態(tài)輸出CMOS門電路施密特電路1.CMOS邏輯門

（1）與非19ABLA

BMN1MP1

MN2MP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110(b)工作狀態(tài)表VTHn=0.7V;VTHp=-0.7V;VDD=5V>VTHn+|VTHp|邏輯0代表0V，邏輯1代表5V（正邏輯）ABLVDDMP1MP2MN1MN2(a)電路圖（2）或非20A

BMN1MP1

MN2MP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000(b)工作狀態(tài)表VTHn=0.7V;VTHp=-0.7V;VDD=5V>VTHn+|VTHp|邏輯0代表0V，邏輯1代表5V（正邏輯）(a)電路圖ABLVDDMP2MP1MN2MN1ABL（3）異或21VTHn=0.7V;VTHp=-0.7V;VDD=5V>VTHn+|VTHp|邏輯0代表0V，邏輯1代表5V（正邏輯）ABLVDDMP2MP1MN2MN1VDDMP4MP3MP5XMN4MN3MN5X當X=0時，當X=1時，ABL2.CMOS傳輸門22（1）電路圖（2）電路符號CMOS傳輸門(Transmissiongate)是由一對PMOS和NMOS管并聯(lián)構(gòu)成的邏輯電平控制開關(guān)，并由一對相位相反的控制信號控制；當控制信號C處于高電平時，PMOS和NMOS均導(dǎo)通，輸入輸出之間為低阻抗連接，A和B點導(dǎo)通；當C處于低電平時，PMOS和NMOS均截止，輸入輸出之間為高阻抗連接，A和B點斷開。軌到軌（VDD到GND）電壓擺幅能力的；具有雙向傳輸能力，PMOS襯底接VDD、NMOS襯底接GND。CABCMOS傳輸門應(yīng)用傳輸門的使用有時會帶來電路的簡潔高效，下圖為一個由傳送門構(gòu)成的數(shù)據(jù)多路復(fù)用器電路(multiplexer)，實現(xiàn)二選一的功能，相比門電路構(gòu)成的復(fù)雜邏輯選擇系統(tǒng)，采用傳輸門的方式更為簡潔、功耗低、延時也更小。數(shù)據(jù)多路復(fù)用器電路(multiplexer)邏輯門實現(xiàn)形式傳輸門實現(xiàn)形式3.CMOS漏極開路（OD）門CMOS電路中為了滿足輸出電平變換、實現(xiàn)線與邏輯、作為短路開關(guān)等需求，將輸出級電路結(jié)構(gòu)改為一個漏極開路輸出的MOS管，構(gòu)成漏極開路輸出（Open-DrainOutput）門電路,簡稱OD門。為了達到盡量快的轉(zhuǎn)換速度，OD門的上拉電阻應(yīng)盡量小，從而減小低態(tài)到高態(tài)的轉(zhuǎn)換RC時間常數(shù)。然而上拉電阻也不能任意小，需由OD門輸出的最大吸收電流以及其最大輸出低電平來決定。24VDD1VDD2RLABYABYOD門電路形式（與非）OD門電路符號（與非）基于OD門的線連邏輯(Wirelogic)若用一個上拉電阻將多個漏極開路門電路連接在一起，就形成線連邏輯(Wirelogic)。當且僅當所有OD門的輸出為高態(tài)（OD門開路），線連邏輯輸出為高態(tài)，這里Z=Z1·Z2=(A·B)’·(C·D)’=(A·B+C·D)’。4.CMOS三態(tài)輸出邏輯輸出有低電平和高電平兩個正常態(tài)，分別對應(yīng)邏輯0和1。然而，有些應(yīng)用場景需要門電路的輸出撤離互連線，就需要為邏輯門構(gòu)建第三中電氣輸出狀態(tài)——高阻態(tài)（Highimpedancestate），或懸空態(tài)（Floatingstate）下圖CMOS三態(tài)緩沖器（Threestatebuffer）電路及其邏輯符號。當EN=低電平時Y=~A;當EN=高電平時，MP1和MN1均截止，Y輸出呈現(xiàn)高阻態(tài)。26VDDAEN’YAEN’YMP1MN1CMOS三態(tài)緩沖器電路形式（非）CMOS三態(tài)電路符號（非）CMOS三態(tài)輸出的應(yīng)用三態(tài)輸出門電路主要用于數(shù)據(jù)總線傳輸，即構(gòu)成三態(tài)總線（Three-statebus）,在復(fù)雜的數(shù)字系統(tǒng)中，減少各個單元之間的連線數(shù)目，用一條物理導(dǎo)線通過分時復(fù)用的形式在各個門之間傳遞信號，形成靈活可配置的數(shù)據(jù)傳輸通道。27A1EN1’G1A2EN2’G2AnENn’Gn總線需要注意的是，三態(tài)總線上一次只能選通一個門發(fā)送信號，這時其它呈現(xiàn)高阻的門會產(chǎn)生漏電流，在實際應(yīng)用中各個發(fā)送門的高態(tài)和低態(tài)必須要確保滿足相應(yīng)總線電路配置下的扇出需求。邏輯門的扇出fanout是指該邏輯門電路能驅(qū)動的負載邏輯門的接入端數(shù)量。它依賴于驅(qū)動電路的輸出能力，以及被驅(qū)動電路的接入特性。Three-statebus5.施密特電路（一）施密特觸發(fā)器電壓傳遞特性：電路有兩個閾值電壓。輸入信號增加和減少時，電路的閾值電壓分別是正向閾值電壓（VT+）和負閾值電壓（VT-）。同相輸出施密特觸發(fā)器反相輸出施密特觸發(fā)器

（1）電路組成（2）工作原理R1<R2假定：（二）基于門電路的施密特電路輸入信號是三角波當vI=0時，即使vO為高電平時vA也不會高于G1的門限，所以這時vA為低；當vI由0V逐漸升高并到到vA=VTH時，G1翻轉(zhuǎn)為低電平、G2翻轉(zhuǎn)為高電平，這時vA升高，從而引發(fā)如下的正反饋過程：于是電路的狀態(tài)迅速地轉(zhuǎn)換為vA=VOH≈VDD。由此可求出vI上升過程中電路狀態(tài)發(fā)生轉(zhuǎn)換時對應(yīng)的輸入電平VT+，因為這時有所以：VT+稱為正向閾值電壓。當vI從高電平VDD逐漸下降并達到vA=VTH時，vI的下降會引發(fā)如上述的正反饋過程：于是電路的狀態(tài)轉(zhuǎn)換為vO=VOL≈0.由此可求出vI下降過程中電路狀態(tài)發(fā)生轉(zhuǎn)換時對應(yīng)的輸入電平VT-，這時有：所以：VT-稱為負向閾值電壓。代入VTH=1/2VDD得到：由上式可見，R2>R1才能保證門限電壓在VDD和GND電壓軌內(nèi)。他們之間的差值定義為遲滯電壓或回差電壓△VT，即：施密特電路工作波形應(yīng)用：波形整形、抗干擾等，所以常常用作于輸入緩沖級。同時也可用于振蕩器設(shè)計中。集成施密特觸發(fā)器工作波形2.1雙極性邏輯2.2.1二極管開關(guān)特性及二極管邏輯2.2.2三極管開關(guān)特性2.2.3典型TTL門電路2.2.4其它典型雙極性邏輯類型2.2.1二極管開關(guān)特性及二極管邏輯1、二極管I-V特性半導(dǎo)體二極管（Semiconductordiode）由兩種不同摻雜的半導(dǎo)體材料（p型和n型）燒結(jié)而成的，燒結(jié)面稱為PN結(jié)（pnjunction）。將實際器件p型的一端稱為陽極（anode）,n型的一端稱為陰極（cathode）。(a)二極管結(jié)構(gòu)與符號(b)二極管I-V特性反向飽和反向擊穿正向?qū)ǘO管簡化模型二極管等效模型：(a)反偏(b)正偏(c)簡化分析模型當二極管反向偏置時，它是一個斷開的開關(guān)，并忽略反向泄漏的電流；正向偏置時，它是一個閉合的開關(guān)串聯(lián)一個小的電阻Rf和一個小的電壓源Vdf。Rf稱為正向電阻，Vdf稱為二極管正向?qū)▔航担ㄓ址Q開啟電壓，硅管約為0.7V）。(a)(c)(b)362、二極管的動態(tài)特性(a)激勵電路(b)響應(yīng)波形開通時間:二極管外加電壓由反偏突變?yōu)檎珪r，要等到PN結(jié)內(nèi)部建立起足夠的電荷梯度后才開始有擴散電流形成，因而正向?qū)娏鞯慕⒁晕笠稽c，至少需要經(jīng)過ton時間，二極管電流iD才能達到最大值IF=(VF-Vdf)/(Rf+Rb)

。關(guān)斷時間:二極管外加電壓由正偏突變?yōu)榉雌珪r，由于PN結(jié)內(nèi)尚有一定數(shù)量的存儲電荷，會有較大的瞬態(tài)反向電流流過，隨著存儲電荷的消散，反向電流迅速衰減，這個過程持續(xù)toff時間，二極管電流iD才能從最大反向電流IR恢復(fù)到穩(wěn)態(tài)時的反向飽和電流，二極管真正變?yōu)榻刂埂?、二極管開關(guān)邏輯(a)與門(b)或門2.2.2三極管開關(guān)特性1、三極管基本結(jié)構(gòu)與特性雙極型三極管（BipolarJunctionTransistor）包括集電極（Collector）、基極（Base）、發(fā)射極（Emitter）三個極；根據(jù)其摻雜的不同，有NPN和PNP兩種類型。因為在工作時有電子和空穴兩種載流子參與導(dǎo)電，故屬于雙極性器件，所以具有較強的驅(qū)動能力。(a)npn(b)pnpNPN的特性曲線三極管通過基極電流來控制集電極電流。NPN可以工作與正向工作狀態(tài)和反向工作狀態(tài)這兩種狀態(tài)。(1)截止區(qū)：當基極與源極電壓VBE小于其PN結(jié)開啟電壓，使得基極電流iB=0時的區(qū)域稱為截止區(qū)，這時集電極電流iC幾乎等于零，器件處于關(guān)斷狀態(tài)。(2)飽和區(qū)：當基極與源極電壓VBE大于其PN結(jié)開啟電壓時，若這時集電極與發(fā)射極電壓VCE的值小于其集電極-發(fā)射極飽和壓降VCE(sat)時，器件處于飽和區(qū)。其特點是集電極電流iC幾乎不隨基極電流iB的增加而增加，而是趨于飽和。(3)放大區(qū)：當基極與源極電壓VBE大于其PN結(jié)開啟電壓時，若這時集電極與發(fā)射極電壓VCE的值大于其集電極-發(fā)射極飽和壓降VCE(sat)時，器件處于放大區(qū)。其特點是集電極電流iC隨基極電流iB的增加而成正比的增加。iC與iB變化量之比稱為電流放大系數(shù)β，β=△iC/△iB。普通三極管的β值多在幾十到幾百范圍內(nèi)。2、三極管基本開關(guān)電路當vIN<VBE(on)時，NPN管處于截止區(qū)，vOUT接近VCC，NPN等效電阻很大，相當于處于關(guān)斷狀態(tài)的開關(guān)；當vIN>VBE(on)，且有VCE>VCE(sat)時，NPN處于放大區(qū)，vOUT下降且斜率增大，所以NPN等效電阻降低，相當于逐漸開啟的開關(guān)；當vIN增加到足夠大，這時VCE下降到以至于VDS<VCE(sat)時，NPN處于飽和區(qū)，vOUT接近0V，下降斜率減小，這時NPN等效電阻很低，相當于開啟的開關(guān)。

(1)TTL反相器當輸入vI為低電平時，Q1工作于正向工作狀態(tài)，這時Q1的基極和發(fā)射極PN結(jié)導(dǎo)通，其驅(qū)動電流由R1鉗制。這時會將vI2拉低，這樣vI3為低電平而vI4為高電平，Q3截至、Q4導(dǎo)通，輸出vO為高電平，如圖ab段;當輸入vI升高時，隨著vI向Q2的基極電壓接近，Q1會逐漸工作于反向工作狀態(tài)，起限流作用，向Q2的基極輸送電流，Q2集電極電流開始略微增大，vI4下降、vI3上升（由于Rc2和Re2的電阻差異，vI3上升速度慢于vI4），這時Q3還未導(dǎo)通，vI4的下降會同時使輸出電壓緩慢下降，如圖bc段當vI進一步升高，Q2將進一步開啟進入飽和區(qū)，vI3上升到開啟Q3的基極-發(fā)射極二極管后，一方面Q3將開啟，另一方面vI4將由于Q2的開啟被拉低至VCE(sat)2+VBE3≈0.9V，所以vI4將不足以開啟Q4，由于Q3的增益會將vO快速拉低，如圖cd段隨著輸入的進一步升高，輸出電壓將穩(wěn)定的持續(xù)在低電平狀態(tài)，如圖de段。2.2.3典型TTL電路(2)TTL與非門將TTL反相器的輸入級改成多發(fā)射極NPN（即在p型基區(qū)上擴散出兩個高濃度的N型發(fā)射區(qū)），圖（a）所示，就可形成輸入端口的線與邏輯，如下圖（b）所示。這樣當A和B任意一個端口為低電平時就會拉低Q2的基極，輸出為高電平；當且僅當A和B均為高電平時，即相當于A和B并聯(lián)在一起，形成一個反相器，這時輸出為低電平。所以呈現(xiàn)出兩輸入與非門的邏輯關(guān)系。(a)(b)(3)或非門在TTL反相器電路中Q2反向運算一級構(gòu)建并聯(lián)機制，并分別拆開由A和B輸入。這樣當A和B電平相反時，Q2A和Q2B中始終有一只會導(dǎo)通，使輸出為是低電平；當A和B電平相同時，電路相當于反相器電路，輸出電平與A和B相反。所以輸入輸出表現(xiàn)為或非邏輯關(guān)系。(4)集電極開路輸出的門電路（OC門）與MOS電路中的漏極開路（OD）門類似，集電極開路（OC）