學(xué)習(xí)目標(biāo)掌握常用數(shù)制的轉(zhuǎn)換及邏輯函數(shù)的化簡；掌握組合邏輯電路的分析及設(shè)計(jì)方法。熟悉邏輯代數(shù)的基本公式和定律；熟悉常用門電路邏輯符號、邏輯功能及邏輯表達(dá)式。了解常用集成邏輯門的特點(diǎn)和使用場合；了解常用組合邏輯功能器件的工作原理、特點(diǎn)。

第十一章門電路和組合邏輯電路9/10/20231數(shù)字電路在數(shù)字計(jì)算機(jī)、數(shù)字控制數(shù)據(jù)采集和處理、數(shù)字通訊等領(lǐng)域獲得廣泛應(yīng)用。這主要基于以下優(yōu)點(diǎn)：（1）抗干擾（0和1易于區(qū)別）；（2）高精度（憑借提高數(shù)字信號的位數(shù)）；（3）便于儲存和讀取；（4）基本電路結(jié)構(gòu)簡單，適合集成和系列化生產(chǎn)。從本章開始，轉(zhuǎn)入數(shù)字電路。與模擬信號不同，數(shù)字信號的幅度并非連續(xù)變化，通常只有兩種狀態(tài)（如：電位的高與低，電流的有與無等），用符號“0”和“1”表示。將0和1按時(shí)間先后組成一定的系列，即可表征各種信息。產(chǎn)生和處理數(shù)字信號的電路，統(tǒng)稱數(shù)字電路。9/10/20232第一節(jié)

數(shù)制與編碼1.十進(jìn)制十進(jìn)制數(shù)碼：0～9“逢十進(jìn)一”（567.89)10＝5×102＋6×101＋7×100各位數(shù)碼各位位權(quán)值基數(shù)一、常用進(jìn)制＋8×10-1＋9×10-29/10/20233一般表達(dá)式:2.二進(jìn)制二進(jìn)制數(shù)碼：0，1“逢二進(jìn)一”一般表達(dá)式:系數(shù)位權(quán)9/10/202343.八進(jìn)制八進(jìn)制數(shù)碼：“逢八進(jìn)一”0～7“逢十六進(jìn)一”十六進(jìn)制數(shù)碼：0～15（其中10～15用A～F表示）4.十六進(jìn)制9/10/20235二、常用進(jìn)制間的轉(zhuǎn)換R進(jìn)制→十進(jìn)制：1.將每一位二進(jìn)制數(shù)乘以位權(quán)，然后相加“按權(quán)相加”例將二進(jìn)制數(shù)（11101.01）2轉(zhuǎn)換成十進(jìn)制數(shù)（110101.01）2=1×25+1×24+0×23+1×22+0×21+1×20+0×2-1+1×2-2=（53.25）10或（110101.01）B=（53.25）D例將八進(jìn)制數(shù)（32.4）8轉(zhuǎn)換成十進(jìn)制數(shù)解解（32.4）8=3×81+2×80+4×8-1=（26.5）10（32.4）O=（26.5）D或9/10/20236最高位MSB最低位LSB2.十進(jìn)制→二進(jìn)制：整數(shù)部分小數(shù)部分小數(shù)部分用“基數(shù)乘法”整數(shù)部分用“基數(shù)除法”例將十進(jìn)制數(shù)（27.35）10轉(zhuǎn)換成二進(jìn)制數(shù)。解轉(zhuǎn)換需要分成整數(shù)和凈小數(shù)兩部分來進(jìn)行。

227余數(shù)=1=k0

…..213余數(shù)=1=k1…..26余數(shù)=0=k2…..23余數(shù)=1=k3…..21余數(shù)=1=k4

…..0

9/10/20237凈小數(shù)部分（0.35）10的轉(zhuǎn)換采用乘2取整法，直到滿足規(guī)定的位數(shù)為止。0.35×2=0.7整數(shù)=0=k-10.7×2=1.4整數(shù)=1=k-20.4×2=0.8整數(shù)=0=k-30.8×2=1.6整數(shù)=1=k-40.6×2=1.2整數(shù)=1=k-50.2×2=0.4整數(shù)=0=k-6┇┇將整數(shù)部分（27）10和凈小數(shù)部分（0.35）10的轉(zhuǎn)換結(jié)果按k4（高位）到k—6（低位）的次序排列，就得到總的轉(zhuǎn)換結(jié)果（27.35）10=（11011.010110）29/10/20238例：（1110010.0101）2＝（？）81110010.01010016224（1110010.0101）2＝（162.24）83.例：(4A.CF)16=(?)24A.CF1111110010100100二進(jìn)制→八進(jìn)制、十六進(jìn)制：9/10/20239表常用進(jìn)制間部分?jǐn)?shù)據(jù)對應(yīng)關(guān)系10進(jìn)制2進(jìn)制8進(jìn)制16進(jìn)制10進(jìn)制2進(jìn)制8進(jìn)制16進(jìn)制000000081000108100011191001119200102210101012A300113311101113B401004412110014C501015513110115D601106614111016E701117715111117F9/10/202310

數(shù)字系統(tǒng)中的信息分兩類：數(shù)值碼代碼(研究數(shù)值表示的方法)不同的數(shù)碼不僅可以表示數(shù)量的大小，還可以表示不同的事物。用來表示不同事物的數(shù)碼稱為代碼。編制代碼遵循的規(guī)則叫做“碼制”。

若需編碼的信息有N項(xiàng)，則需用的二進(jìn)制數(shù)碼的位數(shù)n應(yīng)滿足如下關(guān)系：三、編碼1.關(guān)于碼的概念9/10/202311二-十進(jìn)制代碼：用二進(jìn)制代碼表示十個(gè)數(shù)字符號0~9，又稱為BCD碼（BinaryCodedDecimal）幾種常見的BCD代碼：8421碼2421碼5421碼余3碼余3循環(huán)碼2.常用BCD碼9/10/202312ISO碼，ASCII（美國信息交換標(biāo)準(zhǔn)代碼）它共有128個(gè)代碼，可以表示大、小寫英文字母、十進(jìn)制數(shù)、標(biāo)點(diǎn)符號、運(yùn)算符號、控制符號等，普遍用于計(jì)算機(jī)、鍵盤輸入指令和數(shù)據(jù)等。3.ANSCⅡ（ASCⅡ）碼9/10/202313第二節(jié)邏輯代數(shù)及應(yīng)用

一、基本邏輯運(yùn)算邏輯代數(shù)→開關(guān)代數(shù)→布爾代數(shù)參與邏輯運(yùn)算的變量叫邏輯變量，用字母A，B……表示。每個(gè)變量的取值非0即1。0、1不表示數(shù)的大小，而是代表兩種不同的邏輯狀態(tài)。最基本的邏輯關(guān)系有“與”、“或”、“非”三種。9/10/2023141

.與邏輯

與邏輯設(shè)A(B)=1閉合0斷開F=1燈亮0燈滅輸入輸出ABF000100010111F=A·B與運(yùn)算表達(dá)式ABF&與門邏輯符號當(dāng)決定某一事件的所有條件都具備時(shí)，事件才能發(fā)生。這種決定事件的因果關(guān)系稱為“與邏輯關(guān)系”。9/10/202315或邏輯或邏輯真值表000101101111ABFF=A+B或邏輯運(yùn)算符或門邏輯符號

當(dāng)決定某一事件的一個(gè)或多個(gè)條件滿足時(shí),事件便能發(fā)生。這種決定事件的因果關(guān)系稱為“或邏輯關(guān)系”。2.

或邏輯1ABF9/10/202316非邏輯真值表輸入輸出AF1001非邏輯表達(dá)式非門邏輯符號3.

非邏輯

條件具備時(shí)，事件不能發(fā)生；條件不具備時(shí)事件一定發(fā)生。這種決定事件的因果關(guān)系稱為“非邏輯關(guān)系”。+-1AF9/10/2023174.

復(fù)合邏輯函數(shù)

復(fù)合函數(shù)有與非,或非,與或非,異或,同或等邏輯表達(dá)式表7-8與非邏輯的真值表ABF001011101110

9/10/202318二、邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式如表所示。9/10/202319序號定律名稱基本公式

1０－1律

A

0=0A+1=12互補(bǔ)律3自等律A

1=AA+1=14交換律A

B=B

AA+B=B+A5結(jié)合律A

(B

C)=(A

B)

CA+(B+C)=(A+B)+C6分配律A

(B

+C)=AB

+ACA+B

C=(A+B)

(A+C)7同一律A

A=AA+A=A8還原律9反演律10吸收律A+AB=AA+B=A+B

11冗余律AB+C+BC=AB+C（A+B）（+C）（B+C）=（A+B）（+C）

表邏輯代數(shù)的基本公式表9/10/202320用真值表法證明分配律：

表7-10A（B+C）＝AB+AC的真值表變量取值等式的左邊等式的右邊ＡＢＣＢ＋ＣＡ（Ｂ＋Ｃ）ＡＢＡＣＡＢ＋ＡＣ００００００００００１１０００００１０１０００００１１１００００１０００００００１０１１１０１１１１０１１１０１１１１１１１１１9/10/202321三、邏輯函數(shù)表達(dá)式及其化簡1.邏輯函數(shù)表達(dá)式的形式1）邏輯函數(shù)的定義特點(diǎn):(1)輸入變量與輸出變量之間是邏輯關(guān)系；（2）函數(shù)和變量之間的關(guān)系是由“與”、“或”、“非”三種基本運(yùn)算決定的;

（3）邏輯變量和邏輯函數(shù)只能取兩個(gè)值0和1。9/10/202322邏輯電路A1A2?F??An

圖7-6一般邏輯函數(shù)定義邏輯函數(shù)：

設(shè)某一邏輯電路的輸入變量為A1，A2，A3，．．．，An，輸出邏輯變量為F，如圖7-6所示。如果當(dāng)A1，A2，A3，．．．，An的值確定后，F(xiàn)的值就唯一地被確定下來，則F被稱為A1，A2，A3．．．An的邏輯函數(shù)，記為F=（A1，A2，A3，．．．，An）9/10/202323三變量函數(shù)的所有最小項(xiàng)真值表變量全部最小項(xiàng)ABC00000101001110010111011110000000010000000010000000010000000010000000010000000011000000002）最小項(xiàng)表達(dá)式最小項(xiàng)是標(biāo)準(zhǔn)乘積項(xiàng)，由最小項(xiàng)構(gòu)成的邏輯函數(shù)式叫最小項(xiàng)表達(dá)式。

9/10/202324例

將一般與或表達(dá)式轉(zhuǎn)化為標(biāo)準(zhǔn)與或表達(dá)式.解9/10/2023252.邏輯函數(shù)的公式化簡法1）化簡的意義邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實(shí)現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。2）化簡的標(biāo)準(zhǔn)

②每個(gè)乘積項(xiàng)中相乘的變量個(gè)數(shù)即因子數(shù)也最少。1）最簡與或式同時(shí)滿足以下兩個(gè)條件的與或式就是最簡與或式①乘積項(xiàng)的個(gè)數(shù)最少；9/10/2023262）最簡與非—與非式同時(shí)滿足以下兩個(gè)條件的與非—與非式就是最簡與非—與非式，簡稱最簡與非式。①非號個(gè)數(shù)最少；②每個(gè)非號下面相乘的變量個(gè)數(shù)也最少。3）公式化簡方法1）并項(xiàng)法9/10/2023272)吸收法3)消元法（吸收多余因子）9/10/2023284)配項(xiàng)法實(shí)際化簡時(shí)，一般應(yīng)綜合上述幾種方法，靈活應(yīng)用進(jìn)行化簡。例化簡邏輯函數(shù)

解9/10/202329晶體管不僅具有放大作用，而且還具有開關(guān)作用。在數(shù)字電路中就是利用晶體管的開關(guān)作用。如前所述，我們可以根據(jù)UCC和RC作出直流負(fù)載線，負(fù)載線與晶體管輸出特性曲線的交點(diǎn)就是靜態(tài)工作點(diǎn)，工作點(diǎn)的位置由偏流IB確定。由于工作點(diǎn)的位置不同，晶體管有三種工作狀態(tài)。一、放大狀態(tài)1、發(fā)射結(jié)正偏，集電結(jié)反偏

UCE=UCC-RCIC成立2、IC=βIB成立第三節(jié)晶體管的開關(guān)作用9/10/202330三、截止?fàn)顟B(tài)1、發(fā)射結(jié)和集電結(jié)都反偏2、一般UBE<0.5V時(shí)就截止，為了可靠一般加反壓。IB=0，IC=ICEO≈0，UCE=VCC二、飽和狀態(tài)1、發(fā)射結(jié)正偏，集電結(jié)正偏。2、飽和條件：b)(satCBII39/10/202331一、門電路的基本概念所謂“門”就是一種開關(guān)，在一定條件下它能允許信號通過，條件不滿足，信號就通不過。因此，門電路的輸入信號與輸出信號之間存在一定的邏輯對應(yīng)關(guān)系，所以門電路又稱為邏輯門電路基本門有：“與門”“或門”“非門”第四節(jié)基本邏輯門電路9/10/202332真值表：“與門”的邏輯電路ABF000010100111邏輯表達(dá)式：F=AB1.“與門”設(shè)開關(guān)通為“1”，斷為“0”

燈亮為“1”，燈暗為“0”&ABFABF+-9/10/2023332.“或門”設(shè)開關(guān)通為“1”，斷為“0”

燈亮為“1”，燈暗為“0”真值表：“或門”邏輯門電路ABF000011101111邏輯表達(dá)式：F=A+BABF+-9/10/2023343.“非門”真值表：“非門”邏輯門電路邏輯表達(dá)式：AF0110設(shè)開關(guān)通為1，斷為0

燈亮為1，燈暗為0AF+-9/10/202335在數(shù)字電路中，這些門電路都是由半導(dǎo)體元件組成的，而不是用有觸點(diǎn)的開關(guān)。門電路的輸出和輸入都有兩種狀態(tài)，高電平和低電平，分別用“1”和“0”表示，稱為正邏輯系統(tǒng)。如用“0”表示高電平，“1”表示低電平，稱為負(fù)邏輯。

本書中在無特別說明時(shí)，都使用正邏輯系統(tǒng)。9/10/202336二、二極管“與門”電路1、電路和符號DADBDCRABCF+12VABCF&電路符號74LS0874LS09等9/10/2023372、工作原理有低出低，全高出高DADBDCRABCF+12VABCF00000010010001101000101011001111真值表：3、表達(dá)式和真值表F=ABC9/10/202338三、二極管“或門”電路1、電路和符號DADBDCRABCF-12V電路符號74LS32ABCF≥19/10/2023392、工作原理有高出高，全低出低DADBDCRABCF-12V真值表：3、表達(dá)式和真值表F=A+B+CABCF000000110101011110011011110111119/10/202340四，三極管“非門”電路1、電路和符號A-VBBR1R2RC+VCCF3、表達(dá)式和真值表AF1AF01102、工作原理真值表：9/10/202341A-VBBR1R2RC+VCCF1DADBDCRABCF0+12V二極管“與門”電路三極管“非門”電路“與非”門二極管-三極管組合“與非門”電路實(shí)際上，可以將二極管“與”門和三極管“非”門組合在一起而構(gòu)成“與非”門。9/10/202342五、導(dǎo)出邏輯門電路1、“與非”門(74LS00,74LS20等）ABCF&F=ABC2、“或非”門(74LS02,74LS27等)F=A+B+CABCF≥1有高出低，全低出高有低出高，全高出低9/10/2023434、“異或”門3、“與或非”(74LS50-55,74LS64)=1ABFABCF&&D≥1F=AB+CDABF000011101110F=AB邏輯式真值表：9/10/202344已知波形，畫出輸出波形。F1=ABCF2=A+B+CF3=ABCF4=A+B+CABF1CF2F3F4例9/10/202345思考題：邏輯運(yùn)算中的“1”和“0”是否表示兩個(gè)數(shù)字？邏輯加法運(yùn)算和算術(shù)加法運(yùn)算有何不同？9/10/202346第五節(jié)TTL門電路門電路是邏輯門電路的簡稱，包含：與門、或門、與非門、或非門、與或非門、異或門等等，是構(gòu)成數(shù)字電路最基本單元電路。常用的集成門電路分為兩大類：TTL和CMOS。TTL為Transistor-Transistor-Logic(晶體管-晶體管-邏輯）的簡稱。CMOS為Complementary-Metal-Oxide-Semiconductor(互補(bǔ)對稱-金屬-氧化物-半導(dǎo)體）的簡稱。本節(jié)重點(diǎn)討論基本型門電路TTL，下節(jié)重點(diǎn)討論基本型門電路CMOS。9/10/202347一、TTL“與非”門電路(74LS00,74LS20……)ABCF

TTL“與非”門電路及其圖形符號R1R4R3R2R5750

3K

360

100

3K

+5VABCFT1T3T2T5T49/10/202348(1)輸入端不全為“1”→輸出為“1”F=ABCABCF00010011010101111001101111011110R1R4R3R2R5750

3K

360

100

3K

+5VABCFT1T3T2T5T42、工作原理：(2)輸入端全為“1”→輸出為“0”9/10/20234974LS20（4輸入2門）（T063）74LS00（2輸入4門）（T065）1234567891011121314&&&&1234567891011121314

9/10/202350二、主要參數(shù)1.輸出高電平電壓UOH和輸出低電平電壓UOL14320123Ui(V)Uo(V)ABCDEUNLUILUOFFUONUIHUNHAB段的電壓為輸出高電平電壓UOH，DE段的電壓為輸出低電平電壓UOL。對通用的TTL“與非”門電路

UOH2.4V,UOL0.4V

。2.噪聲容限電壓UNL為低電平噪聲容限電壓UNL=UOFF-UILUNH為高電平噪聲容限電壓UNH=UIN-UON噪聲容限電壓是說明門電路抗干擾能力的參數(shù)，對通用的TTL“與非”門電路UNL=0.5V,UNH=1.1V

。9/10/2023513.扇出系數(shù)N0一個(gè)“與非”門能帶同類門的最大數(shù)目，它表示帶負(fù)載能力。對TTL“與非”門，N08。4.平均傳輸延遲時(shí)間tpd輸入上升沿的50%至輸出下降沿50%之間的間隔為上升延遲時(shí)間tpd1，輸入下降沿的50%至輸出上升沿50%之間的間隔為下降延遲時(shí)間tpd2。它們的平均值稱為平均傳輸延遲時(shí)間tpd。5.輸入高電平電流IIH和輸入低電平電流IIL

IIH

50μA,IIL

1.6mA

。9/10/202352三、三態(tài)輸出“與非”門電路R1R4R3R2R5750

3K

360

100

3K

+5VABEFT1T3T2T5T4電路圖9/10/202353當(dāng)E=1時(shí)，F(xiàn)=AB三態(tài)門的圖形符號邏輯功能ENABEF&當(dāng)E=0時(shí)，不管AB為何值F為高阻狀態(tài)9/10/202354三態(tài)輸出“與非”門電路主要用途是可以實(shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)或控制信號，如圖所示，這根導(dǎo)線稱為總線。這種用總線來傳送數(shù)據(jù)或信號的方法，在計(jì)算機(jī)中被廣泛采用。ENA2B2E2&ENA3B3E3&ENA1B1E1&四、三態(tài)門的應(yīng)用1、數(shù)據(jù)選擇器，如8選1，74LS251，16腳2、鎖存器，如8D鎖存器74LS3733、總線收發(fā)器（如74LS242等）9/10/202355第六節(jié)組合邏輯電路的分析和綜合分析和綜合邏輯電路，需要討論它的輸出變量與輸入變量之間的關(guān)系。邏輯函數(shù)可用下列三種方法表示：邏輯表達(dá)式、邏輯狀態(tài)表和邏輯圖。一、組合邏輯電路的分析已知邏輯圖

寫邏輯式

化簡或變換

列邏輯狀態(tài)表

分析邏輯功能9/10/202356例：分析下圖的邏輯功能解：

G1X

G4F

G3Z

G2YAB（1）由邏輯圖寫出邏輯式G1門G2門G3門G4門9/10/202357（2）由邏輯式列出邏輯狀態(tài)表寫出邏輯狀態(tài)的各種組合，而后根據(jù)邏輯式列邏輯狀態(tài)表。ABF000101011110（3）分析邏輯功能當(dāng)輸入A、B不相同時(shí)輸出為“1”；否則，輸出為“0”。“異或”門=19/10/202358二、組合邏輯電路的綜合已知邏輯要求

列邏輯狀態(tài)表寫邏輯式化簡或變換

畫邏輯圖例：試設(shè)計(jì)一邏輯電路供三人（A、B、C）表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示“1”；如果不贊成，不按電鍵表示“0”。表決結(jié)果用指示燈表示，如果多數(shù)贊成，則指示燈亮，F(xiàn)=1；反之則不亮，F(xiàn)=0。（1）由題意列出邏輯狀態(tài)表注意：輸入為A、B、C有八種組合。解9/10/202359（2）由邏輯狀態(tài)表寫出邏輯式a、取F=1列邏輯式ABC0000F0010010001111000101111011111邏輯狀態(tài)表b、對每一種組合，輸入變量都是“與”的邏輯關(guān)系。如果輸入變量為“1”，則取輸入變量本身（如A）；如果輸入變量為“0”，則取其反量（如A）。而后取乘積項(xiàng)。9/10/202360c、各種組合之間，是或的邏輯關(guān)系，故取以上各乘積項(xiàng)之和。由此，可寫出邏輯式：（3）變換和化簡邏輯式（4）由邏輯式畫出邏輯圖9/10/202361在集成電路中，與非門作為基本元件之一。試用與非門構(gòu)成邏輯圖。

11

ABFC

CBAF9/10/202362第七節(jié)常用集成組合電路一、編碼器用數(shù)字或某種文字和符號來表示某一對象或信號的過程，稱為編碼。數(shù)字電路中，一般用的是二進(jìn)制編碼。二進(jìn)制只有0和1兩個(gè)數(shù)碼，可以把若干個(gè)0和1按一定規(guī)律編排起來組成不同的代碼（二進(jìn)制數(shù)）來表示某一對象或信號。一位二進(jìn)制代碼有0和1兩種，可以表示兩個(gè)信號。n位二進(jìn)制代碼有2n種，可以表示2n個(gè)信號。這種二進(jìn)制編碼在電路上容易實(shí)現(xiàn)。9/10/202363輸入輸出CBAY00

00Y10

01Y20

10Y30

11Y41

00Y51

01Y61

10Y71

11一）二進(jìn)制編碼器二進(jìn)制編碼器是將某種信號編成二進(jìn)制代碼的電路。例如：9/10/202364&C&B&AY71Y61Y51Y41Y31Y21Y11三位二進(jìn)制編碼器9/10/202365設(shè)計(jì)編碼器的過程如下1.確定二進(jìn)制代碼的位數(shù)對于m個(gè)狀態(tài)進(jìn)行編碼，則m2n。n為整數(shù)。2.列編碼表將待編碼的狀態(tài)量用對應(yīng)的二進(jìn)制代碼進(jìn)行定義(這種對應(yīng)關(guān)系是人為的)，并形成表格。一般采用的方案都應(yīng)是便于記憶的。3.由編碼表寫出邏輯式寫出各輸出量對應(yīng)于輸入量的邏輯關(guān)系式。4.由邏輯式畫出邏輯圖一般情況下都用“與非”門構(gòu)成邏輯圖，故常將邏輯式轉(zhuǎn)化成“與非”-“與非”形式的邏輯式。9/10/202366&C&BY71Y61Y51Y41Y31Y21Y11Y81Y91&D&A8421碼編碼器9/10/202367二、譯碼器和數(shù)值顯示譯碼和編碼的過程相反。譯碼是將輸入二進(jìn)制代碼按其編碼的原意譯成對應(yīng)的信號輸出。譯碼過程大致如下：列出譯碼器的狀態(tài)表；由狀態(tài)表寫出邏輯表達(dá)式；由邏輯式畫出邏輯圖。9/10/202368輸入輸出CBA

0

00

0

01

0

10

0

11

1

00

1

01

1

10

1

11Y0Y1Y2Y3Y4Y5Y6Y710000000010000000010