第三單元層次存儲(chǔ)器系統(tǒng)第二講

動(dòng)態(tài)存儲(chǔ)器和教學(xué)計(jì)算機(jī)存儲(chǔ)器設(shè)計(jì)1計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2內(nèi)容提要有關(guān)大實(shí)驗(yàn)的說明動(dòng)態(tài)存儲(chǔ)器教學(xué)計(jì)算機(jī)存儲(chǔ)器設(shè)計(jì)2計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2關(guān)于大實(shí)驗(yàn)檢查請各組抓緊時(shí)間，完成大實(shí)驗(yàn)設(shè)計(jì)和調(diào)試。15周(12月15日至19日)進(jìn)行并完成最終檢查。請同學(xué)們按組準(zhǔn)備好以下材料：調(diào)試完成的教學(xué)計(jì)算機(jī)檢查方案：供檢查設(shè)計(jì)的匯編語言程序以及預(yù)期結(jié)果（包含擴(kuò)展指令）設(shè)計(jì)文檔最終檢查時(shí)間、地點(diǎn)請各班科代表在14周與我們確定。16周，請各班選出一組，在課堂上和大家交流3計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2大實(shí)驗(yàn)提交文檔列表指令系統(tǒng)設(shè)計(jì)文檔指令系統(tǒng)列表設(shè)計(jì)說明；運(yùn)算器設(shè)計(jì)文檔線路邏輯圖設(shè)計(jì)說明有關(guān)GAL芯片的邏輯表達(dá)式控制器設(shè)計(jì)文檔（包括組合邏輯和微程序）線路邏輯圖指令執(zhí)行流程圖指令執(zhí)行流程表有關(guān)GAL、MACH芯片的邏輯表達(dá)式內(nèi)存儲(chǔ)器、總線、接口等部分設(shè)計(jì)文檔線路邏輯圖設(shè)計(jì)說明軟件設(shè)計(jì)文檔對監(jiān)控程序、交叉匯編程序修改的文檔和源程序組裝、調(diào)試過程中遇到的問題和相應(yīng)的解決辦法項(xiàng)目完成后的心得體會(huì)、有關(guān)建議和意見4計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2大實(shí)驗(yàn)評分標(biāo)準(zhǔn)完成基本要求，起評分?jǐn)?shù)為80分，視情況酌情增減。監(jiān)控程序運(yùn)行正確（微程序和組合邏輯）擴(kuò)展指令能正常運(yùn)行提供的實(shí)驗(yàn)報(bào)告完整，規(guī)范有創(chuàng)新和特色，可有加分因素。修改了監(jiān)控，能完成對擴(kuò)展指令的匯編修改交叉匯編其他你們認(rèn)為有特點(diǎn)的地方，可以陳述總評成績=40%*考試成績+50%*大實(shí)驗(yàn)成績+10%*作業(yè)成績?nèi)艨荚嚦煽兊陀谔囟ㄖ担瑒t無論實(shí)驗(yàn)成績?nèi)绾?，均為不及?計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2層次存儲(chǔ)器系統(tǒng)

選用生產(chǎn)與運(yùn)行成本不同的、存儲(chǔ)容量不同的、讀寫速度不同的多種存儲(chǔ)介質(zhì)，組成一個(gè)統(tǒng)一的存儲(chǔ)器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在速度

容量

成本方面的優(yōu)勢，從而達(dá)到最優(yōu)性能價(jià)格比，以滿足使用要求。

例如，用容量更小但速度最快的SRAM芯片組成CACHE，容量較大速度適中的DRAM芯片組成MAINMEMORY，用容量特大但速度極慢的磁盤設(shè)備構(gòu)成VIRTUALMEMORY。6計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2程序的局部性原理程序在一定的時(shí)間段內(nèi)通常只訪問較小的地址空間兩種局部性：時(shí)間局部性空間局部性地址空間訪問概率7計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2現(xiàn)代計(jì)算機(jī)的層次存儲(chǔ)器系統(tǒng)利用程序的局部性原理:以最低廉的價(jià)格提供盡可能大的存儲(chǔ)空間以最快速的技術(shù)實(shí)現(xiàn)高速存儲(chǔ)訪問ControlDatapathSecondaryStorage(Disk)ProcessorRegistersMainMemory(DRAM)SecondLevelCache(SRAM)On-ChipCache1nsMillisecondsGBSpeed(ns):10ns50-100nsMB-GB100sSize(bytes):KB-MBTertiaryStorage(Disk)SecondsTerabytes8計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2SRAM典型時(shí)序?qū)憰r(shí)序:D讀時(shí)序:WE_LA寫保持時(shí)間寫建立時(shí)間ADOE_L2NwordsxMbitSRAMNMWE_L寫入數(shù)據(jù)寫入地址OE_LHighZ讀地址Junk讀訪問時(shí)間讀出數(shù)據(jù)讀訪問時(shí)間讀出數(shù)據(jù)讀地址9計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)原理動(dòng)態(tài)存儲(chǔ)器，是用金屬氧化物半導(dǎo)體（MOS）的單個(gè)MOS管來存儲(chǔ)一個(gè)二進(jìn)制位（bit）信息的。信息被存儲(chǔ)在MOS管T的源極的寄生電容CS中，例如，用CS中存儲(chǔ)有電荷表示1，無電荷表示0。10計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2++--VDDCS字線位線T

寫1：使位線為低電平，高，T導(dǎo)通，低，T截止。低若CS上無電荷，則VDD向CS充電；

把1信號寫入了電容CS中。若CS上有電荷，則CS

的電荷不變，保持原記憶的1信號不變。11計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2++--VDDCS字線位線T

寫1：使位線為低電平，高，T導(dǎo)通，低，T截止。低若CS上無電荷，則VDD向CS充電；

把1信號寫入了電容CS中。若CS上有電荷，則CS

的電荷不變，保持原有的內(nèi)容1不變；12計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2++--VDDCS字線位線T高，T導(dǎo)通，低，T截止。高寫0：使位線為高電平，若CS上有電荷，則CS通過T放電；

若CS上無電荷，則CS

無充放電動(dòng)作，

保持原記憶的0信號不變。把0信號寫入了電容CS中。

13計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2VDDCS字線位線T高，T導(dǎo)通，低，T截止。高寫0：使位線為高電平，若CS上有電荷，則CS通過T放電；

若CS上無電荷，則CS

無充放電動(dòng)作，

保持原記憶的0信號不變。把0信號寫入了電容CS中。

14計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2++--VDDCS字線位線T接在位線上的讀出放大器會(huì)感知這種變化，讀出為1。

高，T導(dǎo)通，高讀操作：

首先使位線充電至高電平，當(dāng)字線來高電平后，T導(dǎo)通，低1.若CS上無電荷，則位線上無電位變化

，讀出為0；2.

若CS上有電荷，并使位線電位由高變低，則會(huì)放電，15計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2位線127位線0CSVDDCSVDDCS/2VDDCS/2VDDVSSVSSVDDVDDCS/2CS/2VDDVDD參考單元參考單元

預(yù)充電

放大器另一側(cè)64行本側(cè)64行DD’字線0字線127讀出電路16計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2破壞性讀出：讀操作后，被讀單元的內(nèi)容一定被清為零，必須把剛讀出的內(nèi)容立即寫回去，通常稱其為預(yù)充電延遲，它影響存儲(chǔ)器的工作頻率，在結(jié)束預(yù)充電前不能開始下一次讀。要定期刷新：在不進(jìn)行讀寫操作時(shí)，DRAM存儲(chǔ)器的各單元處于斷路狀態(tài)，由于漏電的存在，保存在電容CS上的電荷會(huì)慢慢地漏掉，為此必須定時(shí)予以補(bǔ)充，通常稱其為刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲(chǔ)單元的電容補(bǔ)充一次能量。

刷新有兩種常用方式：

集中刷新，停止內(nèi)存讀寫操作，逐行將所有各行刷新一遍；

分散刷新，每一次內(nèi)存讀寫后，刷新一行，各行輪流進(jìn)行。

或在規(guī)定的期間內(nèi)，如2ms，能輪流把所有各行刷新一遍。快速分頁組織的存儲(chǔ)器：行、列地址要分兩次給出，但連續(xù)地讀寫用到相同的行地址時(shí)，也可以在前一次將行地址鎖存，之后僅送列地址，以節(jié)省送地址的時(shí)間，支持這種運(yùn)行方式的被稱為快速分頁組織的存儲(chǔ)器。17計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2動(dòng)態(tài)存儲(chǔ)器讀寫過程動(dòng)態(tài)存儲(chǔ)器芯片行地址和列地址數(shù)據(jù)總線DB片選信號/CS讀寫信號/WE動(dòng)態(tài)存儲(chǔ)器集成度高，存儲(chǔ)容量大，為節(jié)約管腳數(shù)，地址分為行地址和列地址18計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2DRAM寫時(shí)序ADOE_L256Kx8DRAM98WE_LCAS_LRAS_LWE_LA行地址OE_LJunk寫訪問時(shí)間寫訪問時(shí)間CAS_LRAS_L列地址行地址Junk列地址DJunkJunk寫入數(shù)據(jù)寫入數(shù)據(jù)JunkDRAM寫周期時(shí)間WE_L在CAS_L信號之前有效WE_L在CAS_L信號之后有效DRAM寫訪問開始于:RAS_L信號有效兩種寫方式:WE_L信號早和晚于CAS_L信號有效19計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2DRAM讀時(shí)序ADOE_L256Kx8DRAM98WE_LCAS_LRAS_LOE_LA行地址WE_LJunk讀訪問時(shí)間輸出使能延遲CAS_LRAS_L列地址行地址Junk列地址DHighZ讀出數(shù)據(jù)讀周期時(shí)間OE_L在CAS_L有效之前有效OE_L在CAS_L有效之后有效DRAM讀訪問開始于:RAS_L信號有效兩種讀方式:

OE-L早于或晚于CAS_L有效

Junk讀出數(shù)據(jù)HighZ20計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2靜態(tài)和動(dòng)態(tài)存儲(chǔ)器芯片特性

SRAM

DRAM存儲(chǔ)信息

觸發(fā)器

電容

破壞性讀出

非

是需要刷新

不要

需要

送行列地址

同時(shí)送

分兩次送運(yùn)行速度

快

慢集成度

低

高發(fā)熱量

大

小存儲(chǔ)成本

高

低21計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2主存儲(chǔ)器的多體結(jié)構(gòu)

為了提高計(jì)算機(jī)系統(tǒng)的工作效率，需要提高主存儲(chǔ)器的讀寫速度。為此可以實(shí)現(xiàn)多個(gè)能夠獨(dú)立地執(zhí)行讀寫的主存儲(chǔ)器體，以便提高多個(gè)存儲(chǔ)體之間并行讀寫的能力。多體結(jié)構(gòu)同時(shí)適用于靜態(tài)和動(dòng)態(tài)的存儲(chǔ)器?？紤]到程序運(yùn)行的局部性原理，多個(gè)存儲(chǔ)體應(yīng)按低位地址交叉編址的方式加以組織。類似的也可按一體多字的方式設(shè)計(jì)存儲(chǔ)器。22計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2地址寄存器

主存儲(chǔ)器存儲(chǔ)體

WWWW數(shù)據(jù)總線一體多字結(jié)構(gòu)23計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2地址寄存器

數(shù)據(jù)總線

0字

1字

2字

3字

單字多體結(jié)構(gòu)24計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2小結(jié):程序的局部性原理:時(shí)間局部性：最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問空間局部性：CPU很可能訪問最近被訪問過的地址單元附近的地址單元。利用程序的局部性原理：使用盡可能大容量的廉價(jià)、低速存儲(chǔ)器存放程序和數(shù)據(jù)。使用高速存儲(chǔ)器來滿足CPU對速度的要求。DRAM速度慢，但容量大，價(jià)格低可用于實(shí)現(xiàn)大容量的主存儲(chǔ)器系統(tǒng)。SRAM速度快，但容量小，價(jià)格高用于實(shí)現(xiàn)高速緩沖存儲(chǔ)器Cache。25計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2小結(jié)設(shè)計(jì)主存儲(chǔ)器確定最大尋址空間確定字長確定讀寫時(shí)序得到控制信號26計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2教學(xué)計(jì)算機(jī)TEC-2000存儲(chǔ)器設(shè)計(jì)設(shè)計(jì)要求需要ROM來存放監(jiān)控程序需要RAM供用戶和監(jiān)控程序使用能夠讓用戶進(jìn)行擴(kuò)展設(shè)計(jì)原則盡量簡單，能體現(xiàn)出原理課教學(xué)要求不追求高速度27計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2控制總線設(shè)計(jì)時(shí)鐘信號與CPU時(shí)鐘同步（降低了CPU主頻）讀寫信號/MIO REQ /WE0 0 0 內(nèi)存寫 /MWR接/WE0 0 1 內(nèi)存讀 /MRD接/OE0 1 0 I/O寫 /WR0 1 1 I/O讀 /RD1 X X 不用用DC3實(shí)現(xiàn)28計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2TEC-2000內(nèi)存控制信號獲取1B1A1GDC31392B2A2G1Y01Y11Y21Y32Y02Y1REQWEGNDMIOMWRMRDWRRDMMREQ IOREQ74LS139：雙2-4譯碼器29計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2地址總線設(shè)計(jì)片選信號A15、A14和A13最高位地址譯碼產(chǎn)生/MMREQ作為使能信號地址信號A10~A0：11位地址1個(gè)地址單元對應(yīng)4個(gè)地址來自地址寄存器用DC5實(shí)現(xiàn)30計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2TEC-2000片選信號DC5138A15A14A13GNDMMREQVCCCBAG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y70000~1FFF2000~3FFF4000~5FFF6000~7FFF8000~9FFFA000~BFFFC000~DFFFE000~FFFFDC574LS138:3-8譯碼器31計(jì)算機(jī)組成原理.王誠.劉衛(wèi)東4_2TEC-2000地址信號RAML6116ROML28C64RAMH6116ROMH28C64MWRWEWEA10~A0D15~D8D7~D0D15~D0A12~A0A12~A0A10~A0A10~A0OECSCSOEOEOECSCSY1Y1Y0Y0MRDMRDD15~D8D7~D0地址