圖3-1基本PLD器件的原理結(jié)構(gòu)圖乘積項(xiàng)邏輯可編程結(jié)構(gòu)

一、可編程邏輯器件的發(fā)展歷程70年代80年代90年代PROM和PLA器件改進(jìn)的PLA器件GAL器件FPGA器件EPLD器件CPLD器件內(nèi)嵌復(fù)雜功能模塊的SoPC二、可編程邏輯器件的分類(lèi)圖3-2按集成度(PLD)分類(lèi)比對(duì)基準(zhǔn):GAL22V10

可編程邏輯器件從結(jié)構(gòu)上區(qū)分,可分為乘積項(xiàng)結(jié)構(gòu)器件和查找表結(jié)構(gòu)器件.可編程邏輯器件從編程工藝上劃分,可分為一次性可編程器件(OTP)器件和多次性可編程器件器件.

一次性可編程器件(OTP)器件又分為熔絲型器件(如早期的PROM)和反熔絲型器件(如Actel公司的FPGA器件)

多次性可編程器件器件又分為紫外線擦除電可編程器件(EPROM),電可擦寫(xiě)編程器件(EEPROM),SROM查找表結(jié)構(gòu)器件和Flash型器件.

3.2簡(jiǎn)單PLD原理一、電路符號(hào)表示圖3-3常用邏輯門(mén)符號(hào)與現(xiàn)有國(guó)標(biāo)符號(hào)的對(duì)照?qǐng)D3-4PLD的互補(bǔ)緩沖器圖3-5PLD的互補(bǔ)輸入圖3-6PLD中與陣列表示圖3-7PLD中或陣列的表示圖3-8陣列線連接表示

二、PROM

（ProgrammableReadOnlyMemory)圖3-9PROM基本結(jié)構(gòu)：其邏輯函數(shù)是：圖3-10PROM的邏輯陣列結(jié)構(gòu)邏輯函數(shù)表示：圖3-11PROM表達(dá)的PLD圖陣列圖3-12用PROM完成半加器邏輯陣列三、PLA

(ProgrammableLogicArray)圖3-13PLA邏輯陣列示意圖圖3-14PLA與PROM的比較四、PAL

(ProgrammableArrayLogic)圖3-15PAL結(jié)構(gòu)：圖3-16PAL的常用表示：圖3-17一種PAL16V8的部分結(jié)構(gòu)圖五、GAL（GenericArrayLogic)圖3-18GAL16V8的結(jié)構(gòu)圖GAL：

GeneralArrayLogicDevice最多有8個(gè)或項(xiàng)，每個(gè)或項(xiàng)最多有32個(gè)與項(xiàng)EPLDErasableProgrammableLogicDevice乘積項(xiàng)邏輯邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V8圖3-19寄存器輸出結(jié)構(gòu)圖3-20寄存器模式組合雙向輸出結(jié)構(gòu)圖3-21組合輸出雙向結(jié)構(gòu)圖3-22復(fù)合型組合輸出結(jié)構(gòu)圖3-23反饋輸入結(jié)構(gòu)圖3-24輸出反饋結(jié)構(gòu)圖3-25簡(jiǎn)單模式輸出結(jié)構(gòu)3.3CPLD結(jié)構(gòu)與工作原理圖3-26MAX7000系列的單個(gè)宏單元結(jié)構(gòu)(1)邏輯陣列塊(LAB)圖3-27-MAX7128S的結(jié)構(gòu)(2)宏單元(3)擴(kuò)展乘積項(xiàng)圖3-28共享擴(kuò)展乘積項(xiàng)結(jié)構(gòu)圖3-29并聯(lián)擴(kuò)展項(xiàng)饋送方式(4)可編程連線陣列(5)不同的LAB通過(guò)在可編程連線陣列(PIA)上布線，以相互連接構(gòu)成所需的邏輯。圖3-30PIA信號(hào)布線到LAB的方式(6)I/O控制塊圖3-31-EPM7128S器件的I/O控制塊3.4FPGA結(jié)構(gòu)與工作原理一、查找表圖3-33FPGA查找表單元內(nèi)部結(jié)構(gòu)圖3-32FPGA查找表單元：一個(gè)N輸入查找表(LUT，LookUpTable)可以實(shí)現(xiàn)N個(gè)輸入變量的任何邏輯功能，如

N輸入“與”、

N輸入“異或”等。輸入多于N個(gè)的函數(shù)、方程必須分開(kāi)用幾個(gè)查找表（LUT）實(shí)現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入4什么是查找表?基于查找表的結(jié)構(gòu)模塊

0000010100000101輸入A輸入B輸入C輸入D

查找表輸出16x1RAM查找表原理多路選擇器二、FLEX10K系列器件圖3-34FLEX10K內(nèi)部結(jié)構(gòu)連續(xù)布線和分段布線的比較連續(xù)布線=每次設(shè)計(jì)重復(fù)的可預(yù)測(cè)性和高性能連續(xù)布線(Altera

基于查找表（LUT）的FPGA)FLEX10K系列FPGA結(jié)構(gòu)圖1、邏輯單元LE圖3-35LE(LC)結(jié)構(gòu)圖圖3-36進(jìn)位鏈連通LAB中的所有LE快速加法器,比較器和計(jì)數(shù)器圖3-37兩種不同的級(jí)聯(lián)方式2、邏輯陣列LAB----是由一系列的相鄰LE構(gòu)成的圖3-38-FLEX10KLAB的結(jié)構(gòu)圖3、快速通道(FastTrack)—-是一系列水平和垂直走向的連續(xù)式布線通道4、I/O單元與專(zhuān)用輸入端口圖3-39IO單元結(jié)構(gòu)圖5、嵌入式陣列塊EAB----是在輸入、輸出口上帶有寄存器的RAM塊，是由一系列的嵌入式RAM單元構(gòu)成。圖3-40用EAB構(gòu)成不同結(jié)構(gòu)的RAM和ROM輸出時(shí)鐘DRAM/ROM256x8512x41024x22048x1DDD寫(xiě)脈沖電路輸出寬度8,4,2,1

數(shù)據(jù)寬度8,4,2,1地址寬度8,9,10,11寫(xiě)使能輸入時(shí)鐘三、FPGA/CPLD生產(chǎn)商

LATTICEVANTIS（AMD）ispLSI系列：1K、2K、3K、5K、8KispLSI1016、ispLSI2032、ispLSI1032E、ispLSI3256AMACH系列ispPAC系列：

其他PLD公司：ACTEL公司：ACT1/2/3、40MXATMEL公司：ATF1500AS系列、40MXCYPRESS公司QUIKLOGIC公司

CPLDSOMUCHIC！FPGACPLDALTERA

FPGA：FLEX系列：10K、10A、10KE，EPF10K30E

APEX系列：20K、20KEEP20K200E

ACEX系列：1K系列EP1K30、EP1K100

STRATIX系列：EP1系列EP1S30、EP1S120

CYCLONE系列：EP1C20EXCALIBUR系列：CPLD：MAX7000/S/A/B系列：EPM7128SMAX9000/A系列

MAX3000系列3.5FPGA/CPLD測(cè)試技術(shù)一、內(nèi)部邏輯測(cè)試（可測(cè)性設(shè)計(jì)——如在ASIC設(shè)計(jì)中的掃描寄存器）二、JTAG（JointTestActionGroup---聯(lián)合測(cè)試行動(dòng)組）邊界掃描測(cè)試圖3-41邊界掃描電路結(jié)構(gòu)表3-1邊界掃描IO引腳功能圖3-42邊界掃描數(shù)據(jù)移位方式圖3-43JTAGBST系統(tǒng)內(nèi)部結(jié)構(gòu)圖3-44JTAGBST系統(tǒng)與與FLEX器件關(guān)聯(lián)結(jié)構(gòu)圖圖3-45JTAGBST選擇命令模式時(shí)序TAP控制器的命令模式有：SAMPLE／PRELOAD指令模式EXTEST指令模式BYPASS指令模式IDCODE指令模式USERCODE指令模式3.6FPGA/CPLD產(chǎn)品概述一、Lattice公司CPLD器件系列1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI5000V系列ispLSI8000/8000V系列2.

ispLSI器件的結(jié)構(gòu)與特點(diǎn):采用UltraMOS工藝。系統(tǒng)可編程功能。邊界掃描測(cè)試功能。加密功能。短路保護(hù)功能。二、Xilinx公司的FPGA和CPLD器件系列1.VirtexE系列FPGA2.SpartanⅡ器件系列3.XC9500系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核三、Altera公司FPGA和CPLD器件系列StratixII

系列FPGA2.Stratix

系列FPGA3.ACEX系列FPGA4.FLEX系列FPGA5.MAX系列CPLD6、Cyclone系列FPGA（低成本FPGA）7、CycloneII系列FPGA8.Altera宏功能塊及IP核表3-2AlteraFPGA常用配置器件3.7CPLD和FPGA的編程與配置一、編程圖3-4610芯下載口表3-3圖3-46接口各引腳信號(hào)名稱(chēng)

CPLD的編程方案PC機(jī)JTAG編程端口CPLDPC機(jī)isp編程端口CPLD編程適配電路編程適配電路JTAG編程信號(hào)：TCK、TDO、TMS、TDIISP功能提高設(shè)計(jì)和應(yīng)用的靈活性減少對(duì)器件的觸摸和損傷不計(jì)較器件的封裝形式允許一般的存儲(chǔ)樣機(jī)制造方便支持生產(chǎn)和測(cè)試流程中的修改允許現(xiàn)場(chǎng)硬件升級(jí)迅速方便地提升功能未編程前先焊接安裝系統(tǒng)內(nèi)編程--ISP在系統(tǒng)現(xiàn)場(chǎng)重編程修改此接口既可作編程下載口，也可作JTAG接口ALTERA的ByteBlaster（MV）下載接口FPGA的3種常用的標(biāo)準(zhǔn)下載配置模式1、PassiveSerialMode3、JTAGMode2、ActiveSerialModeCPLD的JTAG方式編程圖3-47CPLD編程下載連接圖TCK、TDO、TMS、TDI為CPLD的JTAG口對(duì)CPLD編程圖3-48多CPLD芯片ISP編程連接方式CPLD的ISP方式編程二、使用PC并行口配置FPGA圖3-49FLEX10KPS模式配置時(shí)序

圖3-50多FPGA芯片配置電路

FLEX、ACEX、APEX等系列

FPGA器件配置連線圖主系統(tǒng)通用10針標(biāo)準(zhǔn)配置/下載接口目標(biāo)板10針標(biāo)準(zhǔn)配置接口PIN1OTP配置器件插座圖3-51FPGA使用EPC配置器件的配置時(shí)序

三、用專(zhuān)用配置器件配置FPGA圖3-52FPGA的配置電路原理圖OTP配置器件：EPC1441、EPC1、EPC1213等

方案2:PS端口OTP專(zhuān)用器件配置缺點(diǎn)：1、芯片價(jià)格高。2、只能