1組合邏輯電路的分析與設(shè)計(jì)方法

2加法器3編碼器4譯碼器5數(shù)據(jù)選擇器6數(shù)據(jù)分配器第7章組合邏輯電路2024/3/111組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋回路（無記憶）組合邏輯電路的分析與設(shè)計(jì)方法2024/3/1121、根據(jù)給定的邏輯電路圖寫出函數(shù)的邏輯表達(dá)式。2、用卡諾圖或公式法化簡(jiǎn)，求出最簡(jiǎn)與或表達(dá)式。3、列真值表。4、說明電路的邏輯功能。分析(電路→功能)一般步驟為1組合邏輯電路的分析2024/3/113邏輯圖邏輯表達(dá)式

1

1最簡(jiǎn)與或表達(dá)式化簡(jiǎn)

2

2逐級(jí)寫出例：2024/3/114最簡(jiǎn)與或表達(dá)式

3真值表

3

4電路的邏輯功能是一種3人表決電路：只要有2票或3票同意，表決就通過。

42024/3/115邏輯圖邏輯表達(dá)式例：最簡(jiǎn)與或表達(dá)式2024/3/116真值表用與非門實(shí)現(xiàn)輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算關(guān)系。電路的邏輯功能2024/3/117設(shè)計(jì)(功能→電路)設(shè)計(jì)一般步驟為1、邏輯抽象（確定輸入輸出變量；設(shè)定變量；狀態(tài)賦值）。2、列真值表。3、化簡(jiǎn)成最簡(jiǎn)表達(dá)式。4、根據(jù)最簡(jiǎn)表達(dá)式或適當(dāng)變形后的函數(shù)表達(dá)式，畫出邏輯圖。

2組合邏輯電路的設(shè)計(jì)2024/3/118真值表電路邏輯抽象例：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。2024/3/119邏輯表達(dá)式或化簡(jiǎn)已為最簡(jiǎn)與或表達(dá)式邏輯變換邏輯電路圖用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)2024/3/1110真值表電路邏輯抽象邏輯表達(dá)式例：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。2024/3/1111卡諾圖最簡(jiǎn)與或表達(dá)式化簡(jiǎn)邏輯變換邏輯電路圖化簡(jiǎn)111Y=AB+AC2024/3/1112練習(xí)：1交通燈紅，黃，綠，正常情況下，一盞燈亮。設(shè)計(jì)非正常情況報(bào)警電路，并用電路圖實(shí)現(xiàn)。

2四臺(tái)設(shè)備，每臺(tái)用戶均為10KW，若這四臺(tái)設(shè)備由F1，F(xiàn)2兩臺(tái)發(fā)動(dòng)機(jī)供電，其中，F(xiàn)1的功率為10KW，F(xiàn)2的功率為20KW。四臺(tái)設(shè)備不能同時(shí)工作，也不能均不工作。設(shè)計(jì)發(fā)動(dòng)機(jī)供電電路。2024/3/1113小結(jié)

①組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來所處的狀態(tài)無關(guān)。

②組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖等5種方法來描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。

③組合電路的分析步驟：邏輯圖→寫出邏輯表達(dá)式→化簡(jiǎn)→列真值表→邏輯功能描述。

④組合電路的設(shè)計(jì)步驟：列出真值表→寫出邏輯表達(dá)式或畫出卡諾圖→邏輯表達(dá)式化簡(jiǎn)和變換→畫出邏輯圖。

2024/3/11141、半加器半加器和全加器

兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位加法器2024/3/11152、全加器Ai、Bi：加數(shù)，Ci-1：低位來的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。2024/3/1116全加器的邏輯圖和邏輯符號(hào)2024/3/1117

用與門實(shí)現(xiàn)2024/3/1118實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。1、串行進(jìn)位加法器加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。2024/3/11192、超前進(jìn)位加法器進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式2024/3/1120超前進(jìn)位發(fā)生器2024/3/1121小結(jié)能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)的相加，求得和及進(jìn)位的邏輯電路稱為全加器。

實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照進(jìn)位方式的不同，加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。串行進(jìn)位加法器電路簡(jiǎn)單、但速度較慢，超前進(jìn)位加法器速度較快、但電路復(fù)雜。2024/3/1122編碼器編碼器（Encoder）的概念

用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過程稱為編碼。在數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號(hào)稱為二進(jìn)制編碼。實(shí)現(xiàn)編碼操作的電路就是編碼器。按照被編碼信號(hào)的不同特點(diǎn)和要求，有普通編碼器、優(yōu)先編碼器、二—十進(jìn)制編碼器之分。

使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線的條數(shù)，同時(shí)便于信號(hào)的接收和處理。例如：一個(gè)由8個(gè)開關(guān)組成的鍵盤，直接接入：需要8條信號(hào)傳輸線；編碼器：只需要3條數(shù)據(jù)線。（每組輸入狀態(tài)對(duì)應(yīng)一組3位二進(jìn)制代碼）2024/3/1123輸入：I0～I(xiàn)78個(gè)高電平信號(hào)，輸出：3位二進(jìn)制代碼Y2Y1Y0。故也稱為8線－3線編碼器。普通編碼器用n位二進(jìn)制代碼可對(duì)N≤2n個(gè)輸入信號(hào)進(jìn)行編碼，輸出相應(yīng)的n位二進(jìn)制代碼。特點(diǎn)：輸入I0～I(xiàn)7當(dāng)中只允許一個(gè)輸入變量有效，即取值為1（高電平有效）。三位二進(jìn)制普通編碼器2024/3/11243位二進(jìn)制編碼器的真值表2024/3/1125邏輯表達(dá)式邏輯圖2024/3/1126

一般編碼器輸入信號(hào)之間是互相排斥的，在任何時(shí)刻只允許一個(gè)輸入端請(qǐng)求編碼，否則輸出發(fā)生混亂。

優(yōu)先編碼器則允許多個(gè)輸入信號(hào)同時(shí)要求編碼。優(yōu)先編碼器的輸入信號(hào)有不同的優(yōu)先級(jí)別，多于一個(gè)信號(hào)同時(shí)要求編碼時(shí)，只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。因此，在編碼時(shí)必須根據(jù)輕重緩急，規(guī)定好輸入信號(hào)的優(yōu)先級(jí)別。

允許同時(shí)輸入多數(shù)個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。二進(jìn)制優(yōu)先編碼器2024/3/11273位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的。設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。功能表輸入高電平有效輸出以原碼輸出2024/3/1128邏輯表達(dá)式2024/3/1129邏輯圖8線-3線優(yōu)先編碼器如果要求輸出以反碼輸出、輸入低電平有效，只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。2024/3/1130集成8線－3線優(yōu)先編碼器74LS1482024/3/11318線－3線優(yōu)先編碼器74LS148邏輯符號(hào)圖擴(kuò)展電路功能：G１門、G２門、G３門組成控制電路。①S－選通輸入端，低電平有效。②Ys－選通輸出端，低電平表示“電路工作，無編碼信號(hào)輸入”。③YEX－擴(kuò)展輸出端，低電平表示“電路工作，有編碼信號(hào)輸入”。

2024/3/113274LS148功能表輸入：邏輯0(低電平）有效輸出：反碼輸出注意：2024/3/1133例：試用兩片74LS148接成16線－4線優(yōu)先編碼器，將A0～A15

16個(gè)輸入信號(hào)編為二進(jìn)制編碼Z3Z2Z1Z0=0000～1111。其中A15的優(yōu)先權(quán)最高，A0的優(yōu)先權(quán)最低。電路擴(kuò)展應(yīng)用：①輸入信號(hào)的連接；②級(jí)聯(lián)問題（芯片工作的優(yōu)先級(jí)）；③輸出信號(hào)的連接。解：①輸入信號(hào)需用兩片2024/3/1134②級(jí)聯(lián)問題高優(yōu)先級(jí)低優(yōu)先級(jí)③輸出信號(hào)A15A8A7A0編碼10Z3111000111000Z2Z1Z001YEX(1)2024/3/113574LS148擴(kuò)展的16線－4線優(yōu)先編碼器2024/3/1136二—十進(jìn)制編碼器1.8421BCD碼編碼器輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表

將0～9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路，稱為二—十進(jìn)制編碼器。最常見的二—十進(jìn)制編碼器是8421碼編碼器。

2024/3/1137邏輯表達(dá)式邏輯圖2024/3/11388421BCD碼優(yōu)先編碼器真值表輸入：邏輯1(高電平）有效輸出：原碼輸出2024/3/1139邏輯表達(dá)式2024/3/1140邏輯圖2024/3/1141集成10線-4線優(yōu)先編碼器引腳圖輸入低電平有效輸出以反碼輸出2024/3/1142

74LS147功能表01110111111111011×011111110011××01111111101×××0111110101××××011111001×××××01110001××××××0111110×××××××010110××××××××011111111111112024/3/1143編碼器小結(jié)

用二進(jìn)制代碼表示特定對(duì)象的過程稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為編碼器。編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。2024/3/1144*模型A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器部分譯碼器譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器就是把一種代碼轉(zhuǎn)換成另一種代碼的電路。2024/3/1145譯碼是編碼的逆過程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來。

譯碼器(即

Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器

實(shí)現(xiàn)譯碼功能的電路

2024/3/1146譯碼器

二進(jìn)制譯碼器

非二進(jìn)制譯碼器

熒光顯示譯碼器

變量譯碼器

顯示譯碼器

液晶顯示譯碼器

按顯示材料

按顯示內(nèi)容

發(fā)光二極管譯碼器

文字譯碼器

數(shù)字譯碼器

符號(hào)譯碼器

2024/3/1147二進(jìn)制譯碼器設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器

2024/3/1148輸入輸出ABY0Y1Y2Y30010000101001000101100012線－4線譯碼器真值表邏輯函數(shù)：2線－4線譯碼器電路2線—4線譯碼器2024/3/1149S1,S2,S3為片選端，S1=1,S2+S3=0時(shí)，Gs輸出高電平，譯碼器處于工作狀態(tài)。3線－8線譯碼器74LS138：控制電路：2024/3/11503線－8線譯碼器74LS138的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70xxxx11111111x1xxx1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110輸出輸入片選選通，輸入某種狀態(tài)，則對(duì)應(yīng)的最小項(xiàng)輸出項(xiàng)為0。2024/3/1151

74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖74LS138邏輯功能示意圖

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。

使能端STA

高電平有效，

STB、STC低電平有效，即當(dāng)

STA=1，

STB=STC=0時(shí)譯碼，否則禁止譯碼。2024/3/1152例：試用兩片3線－8線譯碼器74LS138組成4線－16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0譯成16個(gè)獨(dú)立的低電平信號(hào)Z0～Z15。解：①輸出信號(hào)②輸入信號(hào)和級(jí)聯(lián)問題111片（2）工作譯碼0001111片（1）工作譯碼0000Z8～Z15Z0～Z7D2D1D0D32024/3/115374LS138的級(jí)聯(lián)3線-8線譯碼器擴(kuò)展成4線-16線譯碼器2024/3/115474LS138擴(kuò)展的4線－16線譯碼器2024/3/1155二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種：①實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼；②實(shí)現(xiàn)邏輯函數(shù)；③帶使能端的譯碼器可用作數(shù)據(jù)分配器。譯碼器的應(yīng)用2024/3/1156用譯碼器實(shí)現(xiàn)邏輯函數(shù)①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)之和），并變換為與非-與非形式；②畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。

n線—2n線譯碼器有2n個(gè)代碼組合，包含了n變量函數(shù)的全部最小項(xiàng)。當(dāng)譯碼器的使能端有效時(shí)，每個(gè)輸出（一般為低電平輸出）對(duì)應(yīng)相應(yīng)的最小項(xiàng),即。因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端，并在輸出端輔以少量的門電路，便可以實(shí)現(xiàn)邏輯函數(shù)。一般步驟：2024/3/1157例：試?yán)?線－8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：解：①最小項(xiàng)之和形式②化為與非－與非式2024/3/1158③畫邏輯電路2024/3/1159

二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。二-十進(jìn)制譯碼器8421BCD碼譯碼器

把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。

將BCD碼的十組代碼譯成0-9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱4線–10線譯碼器。2024/3/116074LS42譯碼器功能表2024/3/1161集成8421BCD碼譯碼器74LS42輸出：反碼輸出2024/3/1162

10個(gè)譯碼輸出端，低電平0有效。4線-10線譯碼器74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3

8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。2024/3/1163111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進(jìn)制數(shù)4線-10線譯碼器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼012024/3/1164

數(shù)碼顯示譯碼器

用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。

在數(shù)字系統(tǒng)中，經(jīng)常需要將數(shù)字或運(yùn)算結(jié)果顯示出來，以便人們觀測(cè)查看。數(shù)碼顯示電路是數(shù)字系統(tǒng)的重要組成部分。

數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

顯示譯碼器的輸出信號(hào)用以驅(qū)動(dòng)顯示器件，顯示出0-9十個(gè)數(shù)字。2024/3/1165數(shù)碼顯示電路通常由譯碼器、顯示器等部分組成。

這種顯示器由七段可發(fā)光的字段組合而成

七段數(shù)碼顯示器件

半導(dǎo)體數(shù)碼顯示器（LED）

七段數(shù)碼顯示器液晶顯示器（LCD）

半導(dǎo)體數(shù)碼顯示器的優(yōu)點(diǎn)是工作電壓較低，體積小，壽命長(zhǎng)，工作可靠性高，響應(yīng)速度快，亮度高。缺點(diǎn)是工作電流大