項(xiàng)目五鋸齒波發(fā)生器的實(shí)現(xiàn)項(xiàng)目描述

項(xiàng)目分析任務(wù)數(shù)/模轉(zhuǎn)換器(DAC軟件仿真D/A轉(zhuǎn)換器的計(jì)算機(jī)仿真實(shí)驗(yàn)項(xiàng)目實(shí)施

小結(jié)

習(xí)題

項(xiàng)目描述

以數(shù)/模(D/A)轉(zhuǎn)換器電路為核心構(gòu)建一個(gè)鋸齒波產(chǎn)生電路,鋸齒波參數(shù)如圖5－1所示。圖5－1鋸齒波參數(shù)

項(xiàng)目分析

數(shù)字邏輯電路除了對(duì)輸入的信號(hào)進(jìn)行邏輯運(yùn)算外,還可以用來(lái)產(chǎn)生電子系統(tǒng)中用來(lái)仿真和測(cè)試的信號(hào)。

鋸齒波屬于模擬信號(hào)?？捎啥喾N方法產(chǎn)生鋸齒波信號(hào),本設(shè)計(jì)任務(wù)是以數(shù)/模轉(zhuǎn)換電路為核心構(gòu)建一個(gè)鋸齒波產(chǎn)生電路。數(shù)/模轉(zhuǎn)換電路的功能,是把n位數(shù)字信號(hào)D經(jīng)過DAC(數(shù)/模轉(zhuǎn)換器)后輸出相應(yīng)的模擬信號(hào)VO,不同的數(shù)字信號(hào)D對(duì)應(yīng)不同的模擬信號(hào)VO

。

圖5-2是8位DAC輸入與輸出關(guān)系圖,由圖中可知DAC輸出的是不同電壓的階梯波,如果數(shù)字信號(hào)D從00000000到11111111呈周期性的線性變化,則DAC輸出的階梯波也呈現(xiàn)周期性的線性變化,對(duì)這一周期性變化的階梯波進(jìn)行濾波,濾除其高次諧波后,得到的基波即鋸齒波。如果數(shù)字信號(hào)D從00000000到11111111周期性地按正弦規(guī)律變化,則DAC輸出的模擬電壓也按正弦規(guī)律變化。圖5-28位DAC輸入與輸出關(guān)系圖

數(shù)/模轉(zhuǎn)換器電路為核心的鋸齒波產(chǎn)生電路,除D/A轉(zhuǎn)換器(8位)外,還應(yīng)有一個(gè)產(chǎn)生8位數(shù)字信號(hào)D的電路,這可由8位數(shù)字計(jì)數(shù)器完成,調(diào)整計(jì)數(shù)脈沖的周期,可方便地調(diào)節(jié)鋸齒波的周期。為此,我們需要學(xué)習(xí)數(shù)/模轉(zhuǎn)換的基本知識(shí)、常用技術(shù)和常用芯片,并運(yùn)用所學(xué)知識(shí)構(gòu)建鋸齒波發(fā)生器。

例如,汽車?yán)锍瘫?、?shù)字萬(wàn)用表等都是把連續(xù)變化的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的,如圖5－3所示。圖5－3

在我們的生活中,復(fù)讀機(jī)、MP3和計(jì)算機(jī)聲卡等都是把儲(chǔ)存的數(shù)字信號(hào)轉(zhuǎn)換成連續(xù)變化的聲音信號(hào),如圖5－4所示。圖5－4常用的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的器件

通常,把數(shù)字量轉(zhuǎn)換為模擬量(電流或電壓)的過程稱為數(shù)/模轉(zhuǎn)換,實(shí)現(xiàn)這一轉(zhuǎn)換的電路或器件稱為數(shù)/模轉(zhuǎn)換器(Digital-AnalogConverter,DAC);把模擬量轉(zhuǎn)換為相應(yīng)數(shù)字

量的過程稱為模/數(shù)轉(zhuǎn)換,相應(yīng)的電路或器件稱為模/數(shù)轉(zhuǎn)換器(Analog-DigitalConverter,ADC)。

任務(wù)數(shù)/模轉(zhuǎn)換器(DAC)

DAC的原理框圖如圖5－5(a)所示。圖中n位數(shù)字信號(hào)D經(jīng)過DAC后輸出模擬信號(hào)VO。其中,n位數(shù)據(jù)D采用的是并行輸入方式,VREF為實(shí)現(xiàn)D/A轉(zhuǎn)換所必需的參考電壓。圖5－5DAC原理圖與理想傳輸特性

VO、D及VREF三者之間關(guān)系可用數(shù)學(xué)表達(dá)式表示為

式中,K是比例系數(shù),不同的DAC有各自對(duì)應(yīng)的K。輸入的數(shù)字信號(hào)通常用n位二進(jìn)制代碼表示,n位數(shù)字輸入有2

n種二進(jìn)制數(shù)字的組合,對(duì)應(yīng)有2n個(gè)模擬電流或電壓值。一個(gè)3位DAC的理想傳輸特性如圖5－5(b)所示。

必須指出,轉(zhuǎn)換后的模擬信號(hào)并不是連續(xù)的,其最小值由最低代碼位(LSB)的權(quán)值決定。這個(gè)最小值通常稱為量化單位,是信息所能分解的最小量。對(duì)于n位二進(jìn)制代碼,該值為滿量程的1/(2n-1)。因此數(shù)字代碼的位數(shù)越多,對(duì)于同樣的滿量程輸入,輸出信號(hào)變化的臺(tái)階越小,輸出信號(hào)越接近連續(xù)的模擬信號(hào),所以轉(zhuǎn)換精度也可以用數(shù)字代碼的位數(shù)n來(lái)直接表示。

5.1.1DAC的主要技術(shù)參數(shù)

在選擇、使用D/A轉(zhuǎn)換器時(shí),首先要考慮選擇使用技術(shù)參數(shù)合適的器件。DAC的主要技術(shù)參數(shù)分為靜態(tài)參數(shù)、動(dòng)態(tài)參數(shù)和極限參數(shù)三大類。常用的技術(shù)參數(shù)主要有分辨率、

轉(zhuǎn)換誤差和轉(zhuǎn)換速率等。

1.分辨率(Resolution)

最小輸出電壓VLSB(或V0min)即量化單位,是指在輸入數(shù)字量D=Dn-1…D0中,僅當(dāng)D0=1時(shí),對(duì)應(yīng)的模擬電壓輸出值。滿量程輸出AFSR(電壓VFSR或電流IFSR)是輸入全為1時(shí),對(duì)應(yīng)的輸出模擬值。

例如,對(duì)于一個(gè)8位DAC,當(dāng)VREF=10V時(shí),滿量程輸出電壓為

為了方便起見,生產(chǎn)廠家往往以VREF代替VFSR(或V0max),如上例則稱滿量程輸出電壓VFSR為10V。

對(duì)于電流型輸出DAC,往往需要外接運(yùn)算放大器以轉(zhuǎn)換成輸出電壓,這時(shí)輸出量程就是IFSR。應(yīng)該注意輸出電流與VREF極性有關(guān)。

分辨率是衡量DAC性能的重要靜態(tài)參數(shù),它表示DAC能夠分辨最小輸出電壓的能力,是其理論上可以達(dá)到的精度,它定義為DAC最小輸出電壓VLSB和滿量程輸出電壓

VFSR(或V0max)的比值,即

其中,n是DAC的位數(shù),位數(shù)越多分辨率越高。正因?yàn)槿绱?通常實(shí)際產(chǎn)品中也常將位數(shù)n直接稱為分辨率。

2.轉(zhuǎn)換誤差

DAC

的轉(zhuǎn)換誤差是指它在穩(wěn)定工作時(shí),實(shí)際模擬信號(hào)輸出值和理想輸出值之間的偏差。造成轉(zhuǎn)換誤差的原因有運(yùn)算放大器的零點(diǎn)漂移、參考電壓VREF的波動(dòng)、模擬開關(guān)的導(dǎo)通電阻和導(dǎo)通壓降、電阻解碼網(wǎng)絡(luò)中阻值的偏差等等。

3.建立時(shí)間與轉(zhuǎn)換速率

建立時(shí)間常用于衡量器件的轉(zhuǎn)換速度,所以也稱為轉(zhuǎn)換時(shí)間。建立時(shí)間定義為:DAC輸入發(fā)生階躍到輸出信號(hào)達(dá)到規(guī)定的誤差范圍所需的最大時(shí)間,規(guī)定誤差范圍為±0.5個(gè)

量化單位。

有時(shí)也給出轉(zhuǎn)換器每秒的最大轉(zhuǎn)換次數(shù),即轉(zhuǎn)換速率。例如某個(gè)高速DAC的轉(zhuǎn)換時(shí)間為1μs,也稱為轉(zhuǎn)換速率1MHz。

5.1.2常用的D/A轉(zhuǎn)換技術(shù)

D/A轉(zhuǎn)換是將輸入數(shù)字信號(hào)轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)輸出。常用的D/A轉(zhuǎn)換方式有加權(quán)電阻D/A轉(zhuǎn)換、R2RT形電阻D/A轉(zhuǎn)換、加權(quán)電流D/A轉(zhuǎn)換等?，F(xiàn)代的D/A芯片中,有些是采用上述方式中的一種,更多的是混合應(yīng)用?；镜腄AC芯片內(nèi)部電路分為四部分:電壓基準(zhǔn)或電流基準(zhǔn)、精密電阻網(wǎng)絡(luò)、電子開關(guān)和電流求和電路。D/A轉(zhuǎn)換器大

多為電流輸出形式,有的芯片內(nèi)集成有運(yùn)算放大器,可以直接輸出電壓信號(hào)。

1.二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC

以4位D/A轉(zhuǎn)換電路為例,權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路如圖5－6所示。這是一個(gè)電流相加型權(quán)電阻網(wǎng)絡(luò)DAC,圖中電路由四部分組成。圖5－6權(quán)電阻網(wǎng)絡(luò)DAC原理圖

(1)權(quán)電阻網(wǎng)絡(luò):由4個(gè)加權(quán)電阻組成,每位輸入數(shù)據(jù)對(duì)應(yīng)一個(gè)電阻,阻值與該位的權(quán)值成反比。如D3對(duì)應(yīng)20R,D2對(duì)應(yīng)21R,D1對(duì)應(yīng)22R,D0對(duì)應(yīng)23R。它們的作用是對(duì)各位二進(jìn)制數(shù)進(jìn)行加權(quán)。

(2)模擬開關(guān):由4個(gè)模擬開關(guān)組成,每個(gè)模擬開關(guān)對(duì)應(yīng)一個(gè)數(shù)據(jù),由數(shù)據(jù)Di控制模擬開關(guān)Si所接的位置,Di=1,Si接通VREF;Di=0,Si接地。Si為模擬電子開關(guān)。

(3)參考電壓VREF:它是一個(gè)基準(zhǔn)電壓源,要求精度高、穩(wěn)定性好。

(4)求和輸出:由運(yùn)算放大器構(gòu)成的反相求和電路組成。反相求和電路對(duì)加權(quán)后的電流求和,并通過RF輸出相應(yīng)的模擬電壓值。

由圖5－6可得,流入放大器反相端的總電流為

式中,i=0、1、2、3,所以

輸出電壓為

通常令RF=R/2,相應(yīng)的求和放大器輸出電壓為

那么,對(duì)于n位二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC,則有

上式表明,二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC中的量化單位為VREF/2n。

2.倒T形R－2R網(wǎng)絡(luò)DAC

4位倒T形R2R電阻網(wǎng)絡(luò)DAC電路如圖5－7所示。與圖5－4所示權(quán)電阻網(wǎng)絡(luò)DAC相比,權(quán)電阻網(wǎng)絡(luò)中n位數(shù)字需要n種阻值的電阻,這對(duì)集成電路來(lái)說是很難實(shí)現(xiàn)的,而倒T形網(wǎng)絡(luò)盡管電阻個(gè)數(shù)增加了一倍,但只需要R和2R兩種阻值的電阻,所以它便于集成。該電路由四部分組成:R－2RT形電阻網(wǎng)絡(luò)、模擬開關(guān)、基準(zhǔn)電壓和輸出級(jí)求和運(yùn)算放大器。

圖5－74位倒T形電阻網(wǎng)絡(luò)DAC原理圖

4位倒T形R－2R電阻網(wǎng)絡(luò)的等效電路如圖5－8所示。由此電路可以看出,R－2R電阻網(wǎng)絡(luò)的特點(diǎn)是:任何一位數(shù)碼不論是0還是1,每節(jié)電路向左看進(jìn)去的輸入電阻都等于R,即網(wǎng)絡(luò)中各節(jié)點(diǎn)(A、B、C、D)從右向左看進(jìn)去等效電阻均為R,所以I=VREF/R。根據(jù)分流公式,電路中D、C、B、A各支路的電流依次減半,即I3=I/2,I2=I/4,I1=I/8,

I0=I/16,它們就是倒T形電阻網(wǎng)絡(luò)中各支路的權(quán)電流。當(dāng)Di=1時(shí)電流流向運(yùn)算放大器,當(dāng)Di=0時(shí)電流流向地。圖5－84位倒T形電阻網(wǎng)絡(luò)的等效電路

由此可見,流入放大器反相端的總電流為

通常令RF=R,對(duì)應(yīng)的求和放大器輸出電壓為

那么,對(duì)于n位倒T形R－2R網(wǎng)絡(luò)DAC,也有

上式表明，倒T形電阻網(wǎng)絡(luò)DAC中的量化單位也為

VREF/2n。

由于倒T形電阻網(wǎng)絡(luò)中各權(quán)電阻支路都是直接通過模擬開關(guān)與運(yùn)算放大器的反相輸入端相連的,所以不存在信號(hào)傳輸延遲問題;又由于模擬開關(guān)在切換過程中,各權(quán)電阻支

路的電流不變,減小了電流建立時(shí)間,并減小了轉(zhuǎn)換過程中的尖峰脈沖,所以提高了DAC的轉(zhuǎn)換速度。

在分析權(quán)電阻網(wǎng)絡(luò)DAC和倒T形電阻網(wǎng)絡(luò)DAC的過程中,把模擬開關(guān)當(dāng)作理想開關(guān),忽略了它們的導(dǎo)通電阻和導(dǎo)通壓降。而實(shí)際的電子開關(guān)總存在一定的導(dǎo)通電阻,且每

個(gè)開關(guān)的導(dǎo)通電阻不可能完全相同。導(dǎo)通電阻和導(dǎo)通壓降的存在將引起轉(zhuǎn)換誤差,影響轉(zhuǎn)換精度。解決這個(gè)問題的方法之一就是用恒流源取代圖5－5中R－2R倒T形電阻網(wǎng)絡(luò),

即倒T形電阻網(wǎng)絡(luò)中各支路的權(quán)電流變?yōu)楹懔髟?這樣就構(gòu)成了權(quán)電流網(wǎng)絡(luò)DAC。

【例5－1】已知某8位DAC電路,當(dāng)輸入數(shù)據(jù)D

為(10000000)2時(shí),輸出模擬電壓VO=3.2V。求輸入數(shù)據(jù)D為(10101000)2時(shí)的輸出模擬電壓VO。

解輸出模擬電壓與輸入數(shù)字量成正比,(10000000)2=128,(10101000)2=168,因此

【例5－2】已知D/A轉(zhuǎn)換電路,當(dāng)輸入數(shù)字量為10000000時(shí),輸出電壓為5V。試問:該電路的最小分辨電壓是多少?最大輸出電壓是多少?

解D/A轉(zhuǎn)換電路的輸出電壓為

當(dāng)輸入數(shù)字量為10000000時(shí),輸出電壓為5V,即

則VREF=-10V。

(1)求最小分辨電壓。

若輸入數(shù)字量為00000001,則輸出電壓是最小分辨電壓:

(2)求最大輸出電壓。

若輸入數(shù)字量為11111111,則輸出電壓是最大輸出電壓:

5.1.3典型DAC器件及其應(yīng)用

集成DAC芯片的生產(chǎn)廠家與產(chǎn)品型號(hào)很多,分辨率有6、8、10、12、13、14、16、18位不等。另外,低電壓、低功耗型產(chǎn)品可以工作于+5V、+3.3V或+2.7V,工作電流僅有幾十毫安,功耗幾毫瓦,非常適合微型設(shè)備應(yīng)用。芯片性能的衡量指標(biāo)主要有分辨率、速度、線性度、功耗等。

表5－1列出了幾種常用的DAC模塊。

1.DAC0832的功能

DAC0832采用CMOS工藝和R2RT形電阻網(wǎng)絡(luò),具有與計(jì)算機(jī)接口完全兼容的邏輯電平。它的原理框圖和引腳排列圖如圖5－9所示。

DAC0832由一個(gè)8位輸入寄存器、一個(gè)8位D/A寄存器和一個(gè)8位D/A轉(zhuǎn)換器組成。數(shù)據(jù)進(jìn)入R－2RT形D/A轉(zhuǎn)換器之前,先通過兩個(gè)獨(dú)立控制的8位寄存器,即所謂的

雙緩沖。

DAC0832片內(nèi)沒有運(yùn)算放大器,兩個(gè)電流IOUT1和IOUT2輸出端使用時(shí)分別與外接運(yùn)算放大器的反相端、同相端連接。片內(nèi)設(shè)反饋電阻RFB,運(yùn)放輸出端只要接到RFB引腳即可。

DAC0832器件的引腳功能分別介紹如下:

(9)VREF:參考電壓輸入端,范圍為-10~+10V。

(10)VCC:數(shù)字電源電壓,范圍為+5~+15V,采用+15V最佳。

(11)AGND:模擬地。

(12)DGND:數(shù)字地。圖5－9DAC0832圖5－9DAC0832

2.DAC0832的工作方式

由于DAC0832中含有兩個(gè)數(shù)據(jù)寄存器,因而DAC0832有三種工作方式可供選擇:單極性雙緩沖工作方式、單極性單緩沖工作方式、單極性直通方式。

單極性直通工作方式原理如圖5－10(a)所示。由于WR1、WR2、CS、XFER同時(shí)接地為低電平,ILE為高電平,所以兩個(gè)寄存器都處于常通狀態(tài)。由于這種工作方式中數(shù)據(jù)寄存器直通,數(shù)據(jù)直接進(jìn)入D/A轉(zhuǎn)換器,因而被稱為直通方式。圖5－10(b)所示是DAC0832單極性直通工作方式實(shí)物電路圖,運(yùn)算放大器采用LM358。圖5－10DAC0832單極性直通工作電路圖

軟件仿真

D/A轉(zhuǎn)換器的計(jì)算機(jī)仿真實(shí)驗(yàn)

1.利用仿真軟件分析圖5－7所示T形電阻網(wǎng)絡(luò)DAC。要求:

(1)利用軟件平臺(tái)提供的仿真儀表分析電路。

(2)分別讀出當(dāng)D3=1,D2=1,D1=1,D0=1時(shí)VO的輸出電壓,得出輸出與輸入數(shù)據(jù)的關(guān)系。

(3)若輸入數(shù)據(jù)為(1101)B,VREF=5V,測(cè)出輸出電壓,并計(jì)算轉(zhuǎn)換精度。

(4)改變VREF的極性、大小,觀察VREF對(duì)輸出的影響。

2.利用仿真軟件分析DAC的工作過程,DAC的輸入D3、D2、D1、D0

由字信號(hào)發(fā)生器產(chǎn)生,輸出端連接電壓表或示波器。其中,輸入二進(jìn)制數(shù)據(jù)為D3~D0,電壓輸出為VO,參考電壓VREF為10V。要求:

(1)驗(yàn)證DAC的工作過程。

(2)每位二進(jìn)制數(shù)對(duì)應(yīng)的輸出電壓是多大?

(3)求出DAC的轉(zhuǎn)換精度。

(4)若VREF為幅度是5V的正弦信號(hào),觀察輸出的變化。

項(xiàng)目實(shí)施

本項(xiàng)目所構(gòu)成的鋸齒波發(fā)生器產(chǎn)生的鋸齒波信號(hào)頻率為f0,鋸齒波的幅值為Vom,為使鋸齒波的線性度更好,在構(gòu)成鋸齒波時(shí),盡量選用分辨率較高的數(shù)/模轉(zhuǎn)換器。為此,我們選用DAC0832作為構(gòu)建鋸齒波發(fā)生器的芯片,構(gòu)成的電路如圖5－11所示。

圖5－11中兩片74LS161構(gòu)成256進(jìn)制計(jì)數(shù)器,其輸出作為8位數(shù)/模轉(zhuǎn)換器DAC0832的輸入。隨著計(jì)數(shù)脈沖的累加,計(jì)數(shù)器輸出從00000000~11111111變化,數(shù)/模

轉(zhuǎn)換器DAC0832的輸出為256個(gè)遞增的模擬電壓,從0逐步上升到最大值,用示波器觀察到的輸出波形VO就是圖5－1中所示的