IntroductiontoMicroelectronicsThirdEdition《微電子概論》（第3版）郝躍賈新章史江一6.3.1EDA工具軟硬件平臺(tái)6.3數(shù)字集成電路設(shè)計(jì)平臺(tái)目錄6.3.2數(shù)字集成電路設(shè)計(jì)典型工具介紹1.設(shè)計(jì)工具（1）系統(tǒng)級(jí)設(shè)計(jì)工具：面向系統(tǒng)級(jí)設(shè)計(jì)的EDA工具，主要完成系統(tǒng)級(jí)架構(gòu)、算法的搭建與仿真，通常是面向某個(gè)應(yīng)用領(lǐng)域比如汽車(chē)電子、航空航天、5G通訊、IoT等開(kāi)發(fā)的專(zhuān)用工具。

典型工具：matlab，提供小波工具箱、神經(jīng)網(wǎng)絡(luò)工具箱、信號(hào)處理工具箱等系統(tǒng)設(shè)計(jì)工具箱（2）電路級(jí)設(shè)計(jì)工具：數(shù)字電路中通常采用語(yǔ)言描述的形式（稱(chēng)為硬件描述語(yǔ)言，簡(jiǎn)稱(chēng)HDL）來(lái)設(shè)計(jì)電路功能，電路級(jí)工具是把HDL轉(zhuǎn)化成版圖工具，主要有邏輯綜合工具、物理綜合工具。1.設(shè)計(jì)工具①邏輯綜合工具：利用選定的工藝庫(kù)文件，把HDL描述的功能形式按照給定的約束要求轉(zhuǎn)化為電路網(wǎng)表形式主要過(guò)程分為：翻譯、優(yōu)化、映射翻譯：把HDL描述轉(zhuǎn)化為布爾邏輯結(jié)構(gòu)優(yōu)化：根據(jù)施加的約束（性能目標(biāo)、外在條件）對(duì)布爾邏輯進(jìn)行優(yōu)化映射：把優(yōu)化后的布爾邏輯拓?fù)浣Y(jié)構(gòu)映射到給定的工藝庫(kù)單元，實(shí)現(xiàn)電路通常，由于工藝庫(kù)中單元數(shù)量、參數(shù)的局限，以及優(yōu)化結(jié)果對(duì)工藝的依賴(lài)性，優(yōu)化和映射會(huì)合并完成y=(a+b)&(c+d)&eabdcye1.設(shè)計(jì)工具②物理綜合工具：利用工藝庫(kù)文件，把電路網(wǎng)表按照施加的約束要求轉(zhuǎn)化為物理版圖。主要過(guò)程分為：布局、電源規(guī)劃、CTS、布線(xiàn)、DFR/DFM、版圖merge與物理驗(yàn)證、數(shù)據(jù)輸出布局：芯片管腳布局、硬IP核、存儲(chǔ)/Marco布局、模塊布局策略電源規(guī)劃：根據(jù)功耗估算，進(jìn)行芯片的供電策略規(guī)劃CTS：時(shí)鐘樹(shù)綜合。時(shí)鐘樹(shù)是決定芯片運(yùn)行頻率的主要因素之一，需要優(yōu)先布局和優(yōu)化abdcye1.設(shè)計(jì)工具布線(xiàn)：CTS后，時(shí)序評(píng)估滿(mǎn)足要求，進(jìn)行邏輯單元的信號(hào)互連DFR/DFM：連線(xiàn)完成后進(jìn)行可靠性/可制造性設(shè)計(jì)，如雙孔連接、線(xiàn)寬/間距調(diào)整、圖形密度補(bǔ)充等版圖merge與物理驗(yàn)證：補(bǔ)充IP、標(biāo)準(zhǔn)單元等器件層的版圖信息，進(jìn)行DRC、LVS檢查，確認(rèn)功能、時(shí)序正確性數(shù)據(jù)輸出：版圖GDS、網(wǎng)表、寄生文件SPEF/SDFabdcye1.設(shè)計(jì)工具③邏輯、物理綜合一體化工具：利用工藝庫(kù)文件，把HDL描述按照施加的約束要求轉(zhuǎn)化為物理版圖，是邏輯綜合和物理綜合結(jié)合為統(tǒng)一的平臺(tái)工具。隨著集成電路特征尺寸的不斷縮小，電路規(guī)模的持續(xù)增大，器件/互連線(xiàn)延遲占信號(hào)延遲的比例越來(lái)越小/大，芯片布局對(duì)性能的影響和邏輯綜合的預(yù)測(cè)誤差變大，導(dǎo)致在邏輯綜合和物理綜合之間的多次迭代，而在邏輯綜合階段導(dǎo)入布局信息，在邏輯綜合時(shí)就考慮物理版圖位置信息是一個(gè)較好的方案。y=(a+b)&(c+d)&eabdcye1.設(shè)計(jì)工具④可測(cè)性設(shè)計(jì)工具：利用二進(jìn)制邏輯特點(diǎn)，實(shí)現(xiàn)集成電路工藝加工正確性檢測(cè)的設(shè)計(jì)工具。由于數(shù)字集成電路主要為二進(jìn)制，其內(nèi)部階段只能穩(wěn)定在“0”、“1”兩個(gè)狀態(tài)，可測(cè)性通過(guò)掃描鏈技術(shù)、內(nèi)建自測(cè)試、邊界掃描等技術(shù)來(lái)檢測(cè)芯片內(nèi)部節(jié)點(diǎn)是否能夠在“0”、“1”之間正確地翻轉(zhuǎn)，及其翻轉(zhuǎn)時(shí)序，從而確認(rèn)加工結(jié)果的正確性。

驗(yàn)證和測(cè)試是兩個(gè)完全不同的概念。同等向量條數(shù)，該測(cè)試方法對(duì)片內(nèi)節(jié)點(diǎn)的覆蓋率遠(yuǎn)遠(yuǎn)高于功能測(cè)試所能覆蓋的節(jié)點(diǎn)，是現(xiàn)代超大規(guī)模集成電路成品測(cè)試的主要手段。1.設(shè)計(jì)工具掃描鏈結(jié)構(gòu)掃描寄存器1.設(shè)計(jì)工具內(nèi)建自測(cè)試（BIST）分為存儲(chǔ)內(nèi)建自測(cè)試（mBIST）和邏輯內(nèi)建自測(cè)試（lBIST）。通過(guò)附加的測(cè)試電路自動(dòng)生成測(cè)試向量，自動(dòng)判斷測(cè)試結(jié)果，不以來(lái)測(cè)試