NV612XGaNFast?功率半導(dǎo)體器件的熱處理

最新的納微GaNFasl?電源集成電路NV6123/25/27,集成在6mmx8mm的

QFN封裝內(nèi)。這個(gè)封裝增加了一個(gè)大的冷卻片，用于降低封裝的熱阻和提高散

熱性能。

’這種封裝使高密度電源的設(shè)計(jì)更加可靠，特別是對(duì)于沒有氣流的全封閉充電

器和適配器應(yīng)用中。能夠充分利用這些熱效益，就必須在PCB布局、熱接口和

散熱，全部設(shè)計(jì)妥當(dāng)。正確的熱管理可以最大限度地提高使用GaN功率電路時(shí)

的效率和功率密度。

木文介紹PCB布局指南和示例，以幫助設(shè)計(jì)師設(shè)計(jì)；提供NV612X(3萬(wàn)/7)

的封裝圖，供工程師朋友設(shè)計(jì)電源layout使用。

概述

普遍的NV6113/15/17GaN功率器件(QFN5x6mm)設(shè)計(jì)在各種高密度PD電

源。對(duì)于具有更具挑戰(zhàn)性的熱環(huán)境的設(shè)計(jì)，這個(gè)更大的QFN6x8mmGaN功率器

件產(chǎn)品能更有效地去除熱量。新的6x8mmQFN封裝的集成電路引腳包括(見圖

1)漏極(D)、源極(S)、控制管腳和一個(gè)大的冷卻片(CP)o

SourcePins(S)CoolingPad(CP)

<eControl

灣Pins

DrainPins(D)

PQFN6x8mm

(BottomView)

圖1帶有CP的MV6125GaN功率IC

控制管腳柵極驅(qū)動(dòng)和GaN功率FET的開/關(guān)控制，并且外部功率轉(zhuǎn)換電珞的

人部分開關(guān)電流從漏吸流過GaN功率FET,并流向源管腳。一小部分開關(guān)電流

確實(shí)流過芯片的硅襯底，并通過襯底流出。在封裝內(nèi)部，集成電路直接安裝在冷

卻片上。圖2所示。

圖2NV6125工作原理電流示意圖圖3帶CP的NV6125PCB示意圖

因此，GaN功率管的功率損耗產(chǎn)生的熱量必須通過冷卻片(CP)、焊料和

PCB排出。圖3所示；盡可能多地使用銅來(lái)連接裝焊接層增加散熱面積是有幫

助的。使用熱通孔將熱量傳遞到PCB的另一側(cè)或具有大銅平面的內(nèi)層，然后在

那里進(jìn)行擴(kuò)散和冷卻。冷卻片連接到芯片基板，芯片基板可以相對(duì)于源極電平浮

動(dòng)+/-10V。對(duì)于使用電流檢測(cè)電阻的應(yīng)用（CS采樣），冷卻片可以連接（圖4）

到源極引腳（在電流檢測(cè)電阻RCS的頂部），或者連接到PGND以獲得額外的

PCB散熱面積。

圖4帶有冷卻片的簡(jiǎn)化示意圖（連接到源極和連接到PGND）

PCB指南（不帶CS檢測(cè)電阻）

在設(shè)計(jì)氮化線GaN功率電路的PCB版圖時(shí)，為了達(dá)到可接受的器件溫度，

必須遵循兒個(gè)準(zhǔn)則。

必須使用熱通孔將熱量從頂層IC焊盤傳導(dǎo)到底層，并使用大面積銅進(jìn)行

PCB散熱。

以下布局步驟和說明了最佳實(shí)踐布局，以實(shí)現(xiàn)最佳的IC熱性能。

1）將GaNIC6x8mmQFN封裝在PCB頂層。

2）將控制所需的附力口SMD部件放置在頂層（CVCC、CVDD、RDD、DZ）。

將SMD部件盡可能靠近IC引腳！

3）布置SMD部件、走線連接全部在頂層。

4）在冷卻片和側(cè)邊的頂層放置大片銅區(qū)域。

5）在冷卻片內(nèi)部和側(cè)邊放置熱通孔。

6）在所有其他層（底部、midi、mid2等）上放置較大的銅區(qū)域。

V(xPWM

▼▼

GaNFaatIII]LJirge

PowerICthermal

5x8mmcopper

areas

PoolingPGNO

PadDrain

connection

EH

(b)RouteDrainpins,Sourcepins,CPpad,SMD

components,andplacelargecopperareasontoplayer

Laryethermal

copperarea

OOOO

ThermalVlasOOOOOOOOOOonbottom

OuterDia■0.65mmOOOOandmia

ooooooOOOO

Hole-0.33mmooooooOOOOlayers

Pitch=0.925mmooooooOOOO

oooooo----

WallThickness■1mil0(ooooo

OO

OO

（c）Placethermalviasinsidecoolingpadandsides（d）Placelargacopperareasonbottoc館y^rs

PCB指南（帶CS檢測(cè)電阻）

當(dāng)使用放置在電源和PGND之間的電流檢測(cè)電阻Res時(shí)，浮動(dòng)冷卻片允許

PCB銅區(qū)延伸穿過電流檢測(cè)電阻Res并直接連接到PGNDo

當(dāng)設(shè)計(jì)帶有CS檢測(cè)電阻的PCB時(shí)，應(yīng)遵循以下步驟：

1）將GaNIC6x8mmPQFN封裝在PCB頂層。

2）將控制所需的附力口SMD部件放置在頂層（CVCC、CVDD、RDD、DZ）。

將SMD部件盡可能靠近IC引腳！

3）在頂層布置SMD組件、控制管腳、排水管腳和源管腳的連接。

4）在冷卻片和側(cè)邊的頂層放置大型銅區(qū)域。

5）在冷卻片內(nèi)部和側(cè)邊放置熱通孔。

6）在所有其他層（底部、midi、mid2等）上放置較大的銅區(qū)域。

7）用通孔將冷卻墊銅區(qū)電位連接到PGND。

thermal

(a)PlaceandrouteGaNICandSMDontoplayer(b)Placela’gecopperareaatcoolingpadandsides

Largecopper

areason

bottomand

O—

midlayerseb^coO

Therma]VtetoO—

。。oo

oO—

。

OuterDia-0.65mmConnect。。o

oO—

。

Hole=0.33mmcoolingpad。。o

ooO—

。

。

Pitch-0.925mmpotentialto。ooO—

。

。-。

WallThickness=1milPGNDwith---nOJ

vias"iiiiiii

Stretchextra

copperarea

acrosstoPGND

(c)Placethermalviasinsidecoolingpadandsides(d)Placelargecopperareasonbo*.rn?d

layers.ConnectcoolingpadpoteruJjPGM).

NV6125與NV6115熱比較

在65w高頻準(zhǔn)諧振反激演示板上測(cè)試和比較了NV6125（6x8mm）和NV6115

（5x6mm）的熱性能。兩個(gè)部分在相似的交流輸入、直流輸出和效率條件下進(jìn)行

了測(cè)試。通過遵循推薦的PCB布局指南，對(duì)兩個(gè)GaN功率IC的PCB布局進(jìn)

行了優(yōu)化。

Q2

NV612x(3/5/7)NV611x(3/5/7)

QFN6mm*8mmQFN5mm*6mm

結(jié)果表明，在低壓AC90V輸入和滿負(fù)荷條件下，NV6125在其外殼溫度降

低9.4攝氏度。

a)NV6115(90VAC.100%Load)a)NV6125(90VAC.%皿⑦

NV6125vsNV6115ThermalComparison(65WHFQR,Ta=25C)

NV6115NV6125

dTCASE

VACInput

T-T

EFFTempEFFTempNV6125NV6115

90VAC92.9%89.6C93.0%80.2C.J4。

產(chǎn)品選擇指南

下表顯示了納微針對(duì)不同電路拓?fù)浜凸β仕降腉aN器件選型建議（僅限

典型）。

拓?fù)浼軜?gòu)三30WJ45W|65W150W3300W|

NV6115or

QRANV6113—NV6125“N/A。NI2

NV6123P

恒跑回悶

NV6113(HS)Mil氯HS)

ACF“NV6115(LS)N/A。N/A。

NV6113(LS)NV6125(LS).

orNV6252

PFC(CrCM)-N/A-NIA；N/A~NV6127。NV6127X2?；

NV6113(HS)MV611.5IHS).

LLC-N/A”N/A-NM??a^

NV6113(LS,%V6115fLs卜

附：GaN功率器件芯片級(jí)熱管理技術(shù)研究進(jìn)展

作為新一代固態(tài)微波功率器件的代表，GaN半導(dǎo)體具有高二維電子氣濃度、

高擊穿場(chǎng)強(qiáng)、高的電子飽和速度等特點(diǎn)，在微波大功率器件應(yīng)用領(lǐng)域有較第一、

二代半導(dǎo)體材料顯著的性能優(yōu)勢(shì)，其輸出功率密度可以幾倍甚至十幾倍于GaAs

微波功率FET,滿足新一代電子產(chǎn)品對(duì)更大功率、更高頻率、更小體積微波功率

器件的要求，被廣泛應(yīng)用于雷達(dá)系統(tǒng)、通信系統(tǒng)等軍民領(lǐng)域［1-2］。然而，隨著器

件小型集成化的發(fā)展，現(xiàn)階段在GaN基功率器件的研制和應(yīng)用進(jìn)程中，GaN器

件在高功率狀態(tài)下的可靠性面臨嚴(yán)峻挑戰(zhàn)，導(dǎo)致其大功率性能優(yōu)勢(shì)遠(yuǎn)未充分發(fā)

揮。其主要原因之一是GaN微波功率芯片在工作時(shí)存在自熱效應(yīng)，且隨功率的

增大而增加，加大了在輸出大功率的同時(shí)在芯片有源區(qū)的熱積累效應(yīng)，導(dǎo)致GaN

器件輸出功率密度以及效率等指標(biāo)迅速惡化，使其大功率性能優(yōu)勢(shì)遠(yuǎn)未充分發(fā)

揮?？梢哉f，散熱問題已經(jīng)成為限制GaN微波功率器件技術(shù)進(jìn)一步發(fā)展和應(yīng)用

的主要技術(shù)瓶頸之一［1-7］。而受GaN器件襯底和外延材料本身導(dǎo)熱能力所限，

傳統(tǒng)封裝級(jí)散熱技術(shù)無(wú)法有效解決這一問題，必須從GaN器件內(nèi)部入手提升其

近結(jié)區(qū)的熱傳輸能力，因此，芯片級(jí)的高效散熱技術(shù)研究成為業(yè)內(nèi)的主要研究熱

點(diǎn)和急需解決的重要問題之一。

本文針對(duì)GaN功率器件的散熱問題進(jìn)行簡(jiǎn)要介紹，揭示GaN器件熱瓶頸的

原因。并對(duì)近年來(lái)國(guó)外正在開展的GaN功率器件芯片級(jí)先進(jìn)散熱技術(shù)進(jìn)行評(píng)述,

針對(duì)每種技術(shù)的散熱機(jī)理、設(shè)計(jì)方案、工藝途徑及研究進(jìn)展情況進(jìn)行系統(tǒng)的概括

和分析，闡述了芯片級(jí)熱管理的技術(shù)現(xiàn)狀和發(fā)展方向。

1GaN功率器件的熱瓶頸

盡管GaN功率器件具有極高的輸出功率能力，但現(xiàn)階段的應(yīng)用(主要為

GaNHEMT和功放MMIC)因其熱效應(yīng)問題導(dǎo)致輸出功率密度僅在3?5W/mm,遠(yuǎn)

低于其實(shí)驗(yàn)室驗(yàn)證的42W/mm,可以看出，GaN半導(dǎo)體特有的大功率性能優(yōu)勢(shì)

遠(yuǎn)未充分發(fā)揮。這是由于GaN功率器件在工作時(shí)其溝道區(qū)域內(nèi)不可避免地產(chǎn)生

熱功耗，這種內(nèi)熱功耗的積累導(dǎo)致芯片的結(jié)溫升高，在高源漏偏置電壓下器件就

會(huì)出現(xiàn)輸出特性衰減現(xiàn)象，被定義為“自熱效應(yīng)”，其功率密度越大，“自熱效應(yīng)”

越明顯［5-10］.因此，如何解決其溝道區(qū)熱功耗積累問題是提升其功率特性的主

要途徑。

圖1GaN器件熱瓶頸：(a)熱源區(qū)結(jié)構(gòu)；：b)熱分布示意圖

通常在GaN半導(dǎo)體微波功率器件中，其溝道區(qū)位于芯片有源區(qū)的源漏位置

下端區(qū)域，其熱功耗的集中主要在溝道區(qū)的柵位置下端偏漏區(qū)域，其尺寸一般小

于Wm,只占整個(gè)半導(dǎo)體芯片面積的極小的部分，即功耗的集中區(qū)即為熱源區(qū)，

如圖1(a)所示［5-10］。針對(duì)傳統(tǒng)的SiC襯底GaN器件，其工作時(shí)熱源區(qū)的熱量主

要是通過芯片內(nèi)部的GaN外延層、SiC襯底層傳遞至芯片封裝的熱沉上進(jìn)行耗

散，依據(jù)DARPA的研究若將芯片和封裝熱沉作為一個(gè)整體，其芯片內(nèi)部的熱傳

遞熱阻占整體傳熱熱阻的50%以上,如圖1(b)所示［5-13］。SiC襯底和GaN外延

材料本身導(dǎo)熱能力所限制，該結(jié)果也表明即使封裝級(jí)的散熱能力極好，也難以解

決其芯片在大功率條件下的有源區(qū)熱積累。因此，如何提升GaN芯片內(nèi)部的熱

傳遞能力，尤其是熱源區(qū)附近的傳熱能力成為解決其功率器件熱瓶頸和實(shí)現(xiàn)大功

率特性的關(guān)鍵途徑。

2芯片級(jí)散熱技術(shù)

由于GaN芯片的微納結(jié)構(gòu)尺度和電路的功能性導(dǎo)致其芯片級(jí)的散熱技術(shù)開

發(fā)極為困難，國(guó)際.上在電子器件熱管理領(lǐng)域的開發(fā)上升至芯片層級(jí)的系統(tǒng)研究最

早是在2011年，由美國(guó)DARPA進(jìn)行頂層的項(xiàng)目設(shè)計(jì)和牽引支助，其目的解決

GaN器件的熱瓶頸問題。從目前各研究結(jié)構(gòu)報(bào)道的技術(shù)途徑來(lái)講，主要分為兩

類：一是將高導(dǎo)熱材料與芯片片內(nèi)的熱源區(qū)進(jìn)行集成，增大芯片內(nèi)部的熱傳遞能

力，有效抑制熱積累，屬于被動(dòng)散熱技術(shù);二是將液體引入芯片內(nèi)部的熱源區(qū)附

件，通過和液體的熱交換，有效將熱源區(qū)的熱量帶走，該技術(shù)屬于主動(dòng)散熱技術(shù)。

主動(dòng)散熱和被動(dòng)散熱途徑因結(jié)構(gòu)設(shè)計(jì)和工藝開發(fā)的不同分為以下四大類。

2.1金剛石襯底GaN散熱技術(shù)

金剛石襯底GaN器件散熱技術(shù)最開始源于2011年DARPA啟動(dòng)的

NJTT(Ncar-junctionthcr-maltransport)熱管理項(xiàng)目，其概念是利用高熱導(dǎo)率的金剛

石材料替換傳統(tǒng)GaN大功率器件的SiC襯底，增大其芯片內(nèi)部的熱傳輸能力，

旨在使其輸出功率密度達(dá)到傳統(tǒng)的芯片3倍以上，解決GaN近結(jié)區(qū)的熱積累，

提升其器件的大功率特性和可靠性，被認(rèn)為是下一?代的GaN器件的最佳選擇。

然而該技術(shù)的實(shí)現(xiàn)依然面臨挑戰(zhàn)，主要包含三個(gè)方面：1)從原有襯底上將GaN

外延層進(jìn)行高質(zhì)量、完整性的剝離技術(shù);2)在GaN外延層上進(jìn)行100Mm的金剛石

襯底生長(zhǎng)或異質(zhì)鍵合的技術(shù);3)實(shí)現(xiàn)超低的生長(zhǎng)或異質(zhì)鍵合的界面然阻

(GaN/Diamond)o針對(duì)上述的技術(shù)挑戰(zhàn)，多組研發(fā)團(tuán)隊(duì)開展深入研究，以求技術(shù)

突破，目前主要有以下兩個(gè)途徑。

基于GaN外延生長(zhǎng)金剛石技術(shù)。利用該技術(shù)實(shí)現(xiàn)金剛石襯底GaN器件是由

Raytheon和TriQuint的研發(fā)團(tuán)隊(duì)提出，其技術(shù)過程為利用Si基GaN外延層，采

用臨時(shí)鍵合將Si襯底及其高界面熱阻層(GaN/Si)移除，隨后在GaN外延層上直

接生長(zhǎng)的金剛石多晶材料，實(shí)現(xiàn)金剛石襯底的GaN結(jié)構(gòu)，如圖2(a)司(b)

所示［6-10］。該技術(shù)途徑開發(fā)難點(diǎn)是實(shí)現(xiàn)高質(zhì)量的金剛石多晶的生長(zhǎng)，其研發(fā)團(tuán)

隊(duì)采用HFCVD和MPCVD方式生長(zhǎng)技術(shù)，并引入幾納米的過渡層，近而保證金

剛石及其和GaN界面的質(zhì)量，實(shí)現(xiàn)其襯底的高熱導(dǎo)和界面的低熱阻特性。

Raytheon利用該技術(shù)成功研制出金剛石襯底GaNHEMT,在RF模式下實(shí)現(xiàn)了

3.87倍于傳統(tǒng)SiC襯底的GaN器件的功率密度［如圖2(c)所示且其金剛石

和界面熱阻可低至29m2K/GW。TriQuint團(tuán)隊(duì)也報(bào)道了其研究成果，在DC模式

下，研制的金剛石襯底GaN晶體管的輸出功率是其傳統(tǒng)SiC襯底和Si襯底的2.2

倍和3.4倍［9-10］?？梢钥闯鲈摷夹g(shù)在散熱能力方面體現(xiàn)出極為突出的優(yōu)勢(shì)，但

是無(wú)論Raytheon和TriQuint的研究結(jié)果都遇到了金剛石襯底GaN晶體管的高漏

電現(xiàn)象，該現(xiàn)象導(dǎo)致低的增益和擊穿電壓，限制了其大功率高效能的應(yīng)用。其研

究報(bào)道顯示導(dǎo)致該現(xiàn)象的原因尚不完全清楚，但可以通過其工藝和結(jié)構(gòu)的優(yōu)化降

低該漏電現(xiàn)象，且認(rèn)為以SiC基GaN外延層制備生長(zhǎng)的金剛石襯底GaN器件會(huì)

有效提升該缺陷，是其研發(fā)團(tuán)隊(duì)后續(xù)探索的問題。

基于異質(zhì)鍵合技術(shù)。利用該技術(shù)實(shí)現(xiàn)金剛石襯底GaN器件的途徑是由

BAESystems的研發(fā)團(tuán)隊(duì)提出和開發(fā)，其技術(shù)過程為利用SiC基GaN外延層，采

用臨時(shí)鍵合將SiC襯底及其界面熱阻層(GaN/SiC)移除，隨后利用異質(zhì)鍵合的技

術(shù)將GaN外延層和金剛石多晶襯底進(jìn)行直接粘接，近而實(shí)現(xiàn)金剛石襯底的GaN

結(jié)構(gòu)，如圖3(a)所示。該技術(shù)途徑開發(fā)難點(diǎn)是實(shí)現(xiàn)低溫、高質(zhì)量界面的異質(zhì)鍵合

工藝開發(fā)，其研發(fā)團(tuán)隊(duì)采用的是在GaN外延層和金剛石襯底上分別蒸發(fā)粘接介

質(zhì)，在特定的工藝條件下進(jìn)行異質(zhì)鍵合，為了保證其鍵合質(zhì)量，其兩個(gè)鍵合面的

粗糙度要求小于Inm,其鍵合過程中的溫度可低至150℃,充分保證了該技術(shù)和

器件制備技術(shù)的兼容性，但是其鍵合工藝和鍵合介質(zhì)并未報(bào)道［12-13］。依據(jù)上述

的設(shè)計(jì)途徑，BAESyst6ms成功研制出金剛石襯底GaNHEMT,如圖3(b)所示，

實(shí)現(xiàn)了UW/mm的RF輸出功率密度，是該結(jié)構(gòu)下傳統(tǒng)SiC襯底GaN器件的總

輸出功率密度的3.6倍［12-13］。該技術(shù)優(yōu)勢(shì)是其金剛石襯底可以單獨(dú)制備，有效

保證其金剛石襯底的高導(dǎo)熱特性，但其散熱能力嚴(yán)重受鍵合界面層的質(zhì)量影響，

其最小值可達(dá)35m2K/GW,相對(duì)于直接生長(zhǎng)技術(shù)，該界面熱阻較高，也是后續(xù)

該技術(shù)的研究重點(diǎn)。

2.2金剛石嵌入式散熱柱技術(shù)

金剛石嵌入式散熱柱技術(shù)也是基于NJTT熱管理項(xiàng)目，其概念是將高熱導(dǎo)率

的金剛石材料嵌入到GaN器件有源區(qū)下端的SiC襯底的中，使金剛石接近熱源

端，使熱源區(qū)域熱量通過金剛石散熱柱有效熱擴(kuò)散，進(jìn)而解決GaN近結(jié)區(qū)的熱

積累，其結(jié)構(gòu)如圖4(a)所示。該技術(shù)主要是由NorlhropGrum-manAS提出并進(jìn)行

探索開發(fā)，其技術(shù)路徑是利用SiC基GaN器件，在其有源區(qū)下端的區(qū)域?qū)iC

襯底進(jìn)行深度刻蝕，并采用生長(zhǎng)的技術(shù)對(duì)刻蝕孔進(jìn)行金剛石材料的生長(zhǎng)，實(shí)現(xiàn)金

剛石嵌入式散熱柱結(jié)構(gòu)。該散熱結(jié)構(gòu)可以認(rèn)為是金剛石襯底GaN散熱技術(shù)的一

種妥協(xié)，不改變SiC襯底GaN的結(jié)構(gòu)，僅在熱源區(qū)下端嵌入金剛石柱，可有效

解決金剛石襯底GaN結(jié)構(gòu)因整片轉(zhuǎn)移、異質(zhì)鍵合或生長(zhǎng)引起的GaN外延層的質(zhì)

量、界面熱阻及應(yīng)力等技術(shù)問題。但從理論上分析該技術(shù)在散熱能力和效果上相

對(duì)金剛石襯底GaN散熱結(jié)構(gòu)有一定差距。目前NorthropGrummanAS對(duì)該技術(shù)的

實(shí)現(xiàn)工藝進(jìn)行了開發(fā)，如圖4(b)所示，其關(guān)鍵技術(shù)是微米級(jí)刻蝕孔的金剛石散熱

柱的生長(zhǎng)，和美國(guó)NavalResearchLaboratory合作開發(fā)了MPCVD的生長(zhǎng)技術(shù)，采

用種子層引晶生長(zhǎng)途徑解決其高徑深比的金剛石柱生長(zhǎng)問題，其金剛石和SiC襯

底接觸區(qū)域的界面熱阻低至9.5m2K/GW,金剛石散熱柱的熱導(dǎo)率高達(dá)

1350W/mK,遠(yuǎn)高于其SiC襯底的理論熱導(dǎo)率490W/mK［14-16］。但是到目前為

止，NorthropGrum-manAS并未有金剛石嵌入式散熱柱結(jié)構(gòu)GaN器件的散熱試

驗(yàn)驗(yàn)證報(bào)道。

2.3高導(dǎo)熱鈍化層散熱技術(shù)

高導(dǎo)熱鈍化層散熱技術(shù)是由美國(guó)NavalRe-searchLaboratory在2012年繼

DARPA的實(shí)施的芯片級(jí)熱管理之后提出的，目的也是解決GaN器件熱積累，提

升其大功率特性和高可靠性問題。其結(jié)構(gòu)設(shè)計(jì)如圖5(a)所示，是利用金剛石薄膜

材料替換原有源區(qū)的傳統(tǒng)鈍化層SiNx材料，利用金剛石薄膜的高導(dǎo)熱特性，增

加其熱源區(qū)的橫向熱傳遞能力，有效避免有源區(qū)的熱積累。該技術(shù)的優(yōu)勢(shì)是并不

改變現(xiàn)有的GaN器件的制備技術(shù)，僅在現(xiàn)有的技術(shù)上增加高導(dǎo)熱薄膜鈍化工藝

即可。該技術(shù)主要是由NavalResearchLaboratory提出，并聯(lián)合Universityof

Bris-tol.UniversidadPolitecnicadeMadrid及Massachu-settsInstituteofTechnology

等高校和研究機(jī)構(gòu)共同探索開發(fā)，其采用的技術(shù)珞徑是基于傳統(tǒng)的Si基GaN器

件，在有源區(qū)的柵兩側(cè)采用MPCVD的生長(zhǎng)技術(shù)進(jìn)行納米級(jí)金剛石薄膜層的生

長(zhǎng)，實(shí)現(xiàn)高導(dǎo)熱鈍化層散熱結(jié)構(gòu)，如圖5(b)所示。并制備了對(duì)應(yīng)的GaN器件，

驗(yàn)證實(shí)現(xiàn)了10W/mm功率密度，在5W/mm功率時(shí)該散熱結(jié)構(gòu)比常規(guī)的GaN器

件結(jié)溫降低20%,隨著功率密度的增大其散熱優(yōu)勢(shì)愈加明顯［如圖5(c)所

示］與此同時(shí)，該研究團(tuán)隊(duì)在該研究基礎(chǔ)上正在嘗試有源區(qū)整個(gè)柵結(jié)構(gòu)

也采用金剛石材料來(lái)制備，以求達(dá)到更為突出的散熱能力。

2.4片內(nèi)微流冷卻散熱技術(shù)

片內(nèi)微流冷卻散熱技術(shù)源于2013年DARPA啟動(dòng)的ICECool

(Intra-chipembcddedcooling)熱管理項(xiàng)目，其概念是在芯片的襯底中直接制造微流

道，將流體引入其中進(jìn)行交換散熱。其目的是針對(duì)高性能大功率雷達(dá)和超級(jí)計(jì)算

中心的發(fā)展應(yīng)用，旨在提升其芯片的熱傳輸特性，使其滿足lkW/cm2的散熱能

力［20-28］。由于該技術(shù)的創(chuàng)新性和顛覆性極大，其微流道的設(shè)計(jì)、管控技術(shù)、及

其工藝開發(fā)的途徑較多，因此DARPA支助的團(tuán)隊(duì)較多，且每組團(tuán)隊(duì)針對(duì)的技術(shù)

問題和實(shí)現(xiàn)的途徑不同，目前，該技術(shù)的研究開發(fā)主要體現(xiàn)為以下三種：

(1)基于SiC襯底的片內(nèi)微流散熱技術(shù)。該技術(shù)途徑由LockheedMartin研發(fā)

團(tuán)隊(duì)提出，其過程是在SiC襯底的內(nèi)部刻蝕微流道，并采用單項(xiàng)流進(jìn)行散熱，如

圖6所示。其技術(shù)管控途徑的設(shè)計(jì)是利用SiC襯底背面和熱沉的流道相結(jié)合的方

式，使熱沉中的流體通過分流直接流經(jīng)芯片熱源區(qū)域下端的SiC襯底，而內(nèi)部流

體則采用的是冷凍液，近而實(shí)現(xiàn)芯片近結(jié)區(qū)的高效熱交換冷卻的目的，如圖6(a)

所示。該技術(shù)途徑的難點(diǎn)是熱沉中微流道和襯底中微流道的協(xié)同設(shè)計(jì)和微流體的

管控，針對(duì)該技術(shù)難點(diǎn)的控制報(bào)道中并未詳細(xì)說明。同時(shí)該團(tuán)隊(duì)基于射頻功率器

件，將該技術(shù)進(jìn)行了GaNMMIC的應(yīng)用驗(yàn)證研究，滿足其熱源區(qū)域的熱流密度

達(dá)30kW/cm2,芯片的熱流密度達(dá)lkW/cm2的目的，達(dá)到了5倍于同等結(jié)構(gòu)芯

片的熱流密度，實(shí)現(xiàn)了在同等功率條件下熱阻降低四倍的效果，如圖6(b)所示

［22-24］o該技術(shù)的研究主要是減少射頻功率器件的近結(jié)溫度，提升其性能、壽命

和可靠性。

圖8(a)熱設(shè)計(jì)結(jié)構(gòu)Mb)制片r之Me)器件結(jié)Kh(d)

敢焰使力

(2)基于金剛石襯底的片內(nèi)微流散熱技術(shù)。該技術(shù)途徑由Raytheon研發(fā)團(tuán)隊(duì)

提出，其技術(shù)途徑設(shè)計(jì)為在GaN器件柵區(qū)下端的近結(jié)區(qū)的金剛石襯底中進(jìn)行刻

蝕微流道，并采用硅襯底進(jìn)行鍵合密封和微流管控，微流體通過硅襯底的分流進(jìn)

入芯片的金剛石襯底有源區(qū)熱源附近直接進(jìn)行熱交換散熱，如圖所示7(a)所示。

其金剛石襯底和硅襯底的互連采用了兩種技術(shù)途經(jīng)，如圖7(b)所示，第一種途徑

是利用焊料進(jìn)行焊接密封，焊接層約2.即m