數(shù)電組合電路考試題及答案

一、單項(xiàng)選擇題（每題2分，共10題）1.組合邏輯電路的特點(diǎn)是（）。A.含有記憶元件B.輸出與輸入間無(wú)反饋通路C.電路輸出與以前狀態(tài)有關(guān)D.有記憶功能答案：B2.以下哪種邏輯門(mén)可以實(shí)現(xiàn)“線與”功能（）。A.與門(mén)B.或門(mén)C.集電極開(kāi)路門(mén)（OC門(mén)）D.非門(mén)答案：C3.一個(gè)3輸入的與非門(mén)，當(dāng)輸入為1、0、1時(shí)，輸出為（）。A.0B.1C.不確定D.高阻態(tài)答案：B4.能實(shí)現(xiàn)“判奇”功能的邏輯電路是（）。A.異或門(mén)B.同或門(mén)C.或門(mén)D.與門(mén)答案：A5.組合邏輯電路分析的步驟正確的是（）。A.寫(xiě)表達(dá)式-列真值表-確定功能B.列真值表-寫(xiě)表達(dá)式-確定功能C.確定功能-寫(xiě)表達(dá)式-列真值表D.列真值表-確定功能-寫(xiě)表達(dá)式答案：A6.4選1數(shù)據(jù)選擇器有（）個(gè)地址輸入端。A.1B.2C.3D.4答案：B7.對(duì)于一個(gè)8-3線編碼器，有（）個(gè)輸入信號(hào)。A.3B.8C.11D.5答案：B8.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加并考慮低位進(jìn)位的電路稱(chēng)為（）。A.半加器B.全加器C.編碼器D.譯碼器答案：B9.以下邏輯電路中，（）的輸出端可以直接相連實(shí)現(xiàn)“線與”。A.普通TTL與非門(mén)B.普通CMOS與非門(mén)C.三態(tài)門(mén)D.漏極開(kāi)路門(mén)（OD門(mén)）答案：D10.3-8線譯碼器有（）個(gè)輸出端。A.3B.8C.11D.5答案：B二、多項(xiàng)選擇題（每題2分，共10題）1.下列屬于組合邏輯電路的有（）。A.編碼器B.譯碼器C.計(jì)數(shù)器D.數(shù)據(jù)選擇器E.寄存器答案：ABD2.以下邏輯門(mén)的輸出為低電平有效的有（）。A.與非門(mén)B.或非門(mén)C.低電平有效的譯碼器D.高電平有效的編碼器E.與門(mén)答案：BC3.組合邏輯電路設(shè)計(jì)的步驟包括（）。A.確定邏輯功能B.列出真值表C.寫(xiě)出邏輯表達(dá)式D.化簡(jiǎn)邏輯表達(dá)式E.畫(huà)出邏輯電路圖答案：ABCDE4.數(shù)據(jù)選擇器的功能包括（）。A.從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)輸出B.可實(shí)現(xiàn)邏輯函數(shù)C.只能用于數(shù)字信號(hào)的選擇D.可以對(duì)模擬信號(hào)進(jìn)行選擇E.具有編碼功能答案：ABD5.以下關(guān)于編碼器的說(shuō)法正確的是（）。A.可以將多個(gè)輸入信號(hào)編碼為較少的輸出信號(hào)B.有普通編碼器和優(yōu)先編碼器之分C.8-3線編碼器有8個(gè)輸入3個(gè)輸出D.編碼過(guò)程是唯一的E.優(yōu)先編碼器可以同時(shí)處理多個(gè)輸入有效信號(hào)答案：ABCE6.以下關(guān)于譯碼器的說(shuō)法正確的有（）。A.3-8線譯碼器有3個(gè)輸入8個(gè)輸出B.可以將輸入的代碼譯成對(duì)應(yīng)的輸出信號(hào)C.可用于實(shí)現(xiàn)邏輯函數(shù)D.譯碼器的輸出信號(hào)是相互獨(dú)立的E.高電平有效和低電平有效可以轉(zhuǎn)換答案：ABCDE7.邏輯門(mén)的扇出系數(shù)取決于（）。A.邏輯門(mén)的類(lèi)型B.負(fù)載門(mén)的輸入電流C.驅(qū)動(dòng)門(mén)的輸出電流D.電源電壓E.工作溫度答案：ABC8.在數(shù)字電路中，常用的數(shù)制有（）。A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制E.十二進(jìn)制答案：ABCD9.下列關(guān)于半加器和全加器的說(shuō)法正確的有（）。A.半加器只考慮本位兩個(gè)加數(shù)相加B.全加器考慮本位加數(shù)和低位進(jìn)位相加C.半加器有兩個(gè)輸入和兩個(gè)輸出D.全加器有三個(gè)輸入和兩個(gè)輸出E.可以用多個(gè)半加器組成全加器答案：ABCDE10.以下關(guān)于邏輯函數(shù)化簡(jiǎn)的說(shuō)法正確的有（）。A.化簡(jiǎn)的目的是得到最簡(jiǎn)邏輯表達(dá)式B.可以用公式法化簡(jiǎn)C.可以用卡諾圖法化簡(jiǎn)D.化簡(jiǎn)后可以減少邏輯電路的復(fù)雜度E.最簡(jiǎn)邏輯表達(dá)式是唯一的答案：ABCD三、判斷題（每題2分，共10題）1.組合邏輯電路的輸出只取決于當(dāng)前的輸入。（）答案：對(duì)2.普通TTL與非門(mén)的輸出端可以直接相連實(shí)現(xiàn)“線與”。（）答案：錯(cuò)3.數(shù)據(jù)選擇器的地址輸入端數(shù)量決定了可選擇輸入數(shù)據(jù)的個(gè)數(shù)。（）答案：對(duì)4.編碼器的輸入信號(hào)個(gè)數(shù)總是大于輸出信號(hào)個(gè)數(shù)。（）答案：對(duì)5.譯碼器的輸出信號(hào)在任何時(shí)刻只有一個(gè)有效。（）答案：錯(cuò)6.半加器和全加器都可以用基本邏輯門(mén)電路構(gòu)成。（）答案：對(duì)7.邏輯函數(shù)的化簡(jiǎn)結(jié)果是唯一的。（）答案：錯(cuò)8.三態(tài)門(mén)的三種狀態(tài)是高電平、低電平和高阻態(tài)。（）答案：對(duì)9.一個(gè)8-3線編碼器有3個(gè)輸入8個(gè)輸出。（）答案：錯(cuò)10.在組合邏輯電路中，不存在反饋回路。（）答案：對(duì)四、簡(jiǎn)答題（每題5分，共4題）1.簡(jiǎn)述組合邏輯電路的分析步驟。答案：首先根據(jù)邏輯電路寫(xiě)出輸出邏輯表達(dá)式，然后列出真值表，最后根據(jù)真值表確定電路的邏輯功能。2.什么是數(shù)據(jù)選擇器？它有什么作用？答案：數(shù)據(jù)選擇器是一種能夠從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)輸出的邏輯電路。作用是根據(jù)地址輸入信號(hào)從多個(gè)數(shù)據(jù)輸入中選擇一個(gè)輸出，也可用于實(shí)現(xiàn)邏輯函數(shù)等。3.說(shuō)明編碼器和譯碼器的主要區(qū)別。答案：編碼器是將多個(gè)輸入信號(hào)編碼為較少的輸出信號(hào)；譯碼器是將輸入的代碼譯成對(duì)應(yīng)的輸出信號(hào)，二者功能相反。4.簡(jiǎn)述半加器和全加器的區(qū)別。答案：半加器只考慮本位的兩個(gè)加數(shù)相加，有兩個(gè)輸入和兩個(gè)輸出；全加器考慮本位加數(shù)與低位進(jìn)位相加，有三個(gè)輸入和兩個(gè)輸出。五、討論題（每題5分，共4題）1.討論如何用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)。答案：首先將邏輯函數(shù)化為最小項(xiàng)表達(dá)式，然后將數(shù)據(jù)選擇器的地址輸入端與邏輯函數(shù)的變量對(duì)應(yīng)，根據(jù)最小項(xiàng)表達(dá)式確定數(shù)據(jù)選擇器的數(shù)據(jù)輸入端的值。2.分析在組合邏輯電路設(shè)計(jì)中，化簡(jiǎn)邏輯表達(dá)式的重要性。答案：化簡(jiǎn)邏輯表達(dá)式可減少邏輯電路的復(fù)雜度，降低成本，