EDA技術與應用教程（Verilog HDL版）（第3版）課件 30erilog基本語法- -思考與練習_第1頁
EDA技術與應用教程（Verilog HDL版）（第3版）課件 30erilog基本語法- -思考與練習_第2頁
EDA技術與應用教程（Verilog HDL版）（第3版）課件 30erilog基本語法- -思考與練習_第3頁
EDA技術與應用教程（Verilog HDL版）（第3版）課件 30erilog基本語法- -思考與練習_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

思考與練習1.聲明一個8位的向量寄存器，其被賦值為

-2，請寫出每一個位存儲的數(shù)值。2.請用二進制，八進制，十六進制表示十進制數(shù)237，請使用“_”以增加可讀性。3.請選取一個數(shù)據(jù)類型，并指定位寬，用以完整存儲字符串“hi,welldone”的內容，對照ASCII碼表，指出每一個位保存的數(shù)值。4.請問以下的標識符是否合法：Data;$Data;1Data;_Data5.請用表達式（不能用條件操作符）寫一個二選一的選擇邏輯。6.假定聲明兩個reg型變量

a[1:0]，b[1:0]，請用表達式寫出比較邏輯，相等輸出為1，不等為0。7.如何對存儲器賦值？8.reg[3:0]data;和regdata[3:0];請說出它們的區(qū)別及其如何分別將其每個位賦值為0。9.請寫出以下表達式的值3**2（）11%3（）a=2’b1z，b=2’b1za==b（）a===b（）a|b（）(a===b)?a==b:1’b0（） -4+1&3&3~^14（）思考與練習10.給上例中最后一個表達式加上小括號后，改寫成如下幾個形式，請問其表達式的值沒有改變的是：（

）

A.-（4+1&3）

&3~^14B.-4+（1&3&3~^14）

C.-（4+1）&3&3~^14D.（-4+1&3）&3~^1411.有如下一段語句，請問參數(shù)a的值為：（

）……integeri;parametera=i;……A.0B.1C.a的值取決于變量i被賦的值D.此語句非法12.有如下一段語句，請問其最后的表達式的值為：（

）思考與練習reg[3:0]a;reg[5:0]b;……a=4’b1101;b=6’b110100;……a&b;13.有如下一段代碼，請問要想在模塊例化中改變參數(shù)Width為8，如何實現(xiàn)（）moduleabc(x,y);parameterWidth=1;……endmodulemodule();();efgabc(x,y);endmodule思考與練習A.defparamabc.Width=8;B.parameterWidth=8

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論