第1章數(shù)字邏輯基礎(chǔ)

1.1數(shù)制與碼制1.2邏輯代數(shù)基礎(chǔ)1.3邏輯代數(shù)的基本定律1.4邏輯代數(shù)的常用公式和基本運(yùn)算規(guī)則1.5邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換1.6邏輯函數(shù)的代數(shù)化簡(jiǎn)法1.7邏輯函數(shù)的卡諾圖化簡(jiǎn)法1.8集成邏輯門(mén)在使用中應(yīng)注意的問(wèn)題1.9技能訓(xùn)練本章小結(jié)習(xí)題

1.1數(shù)制與碼制1.1.1數(shù)制用數(shù)字量表示物理量的大小時(shí)，僅用一位數(shù)碼往往不夠用，因此經(jīng)常需要用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。我們把多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則稱(chēng)為數(shù)制。

1.進(jìn)位計(jì)數(shù)制的基本概念進(jìn)位計(jì)數(shù)制也叫位置計(jì)數(shù)制，其計(jì)數(shù)方法是把數(shù)劃分為不同的數(shù)位，當(dāng)某一數(shù)位累計(jì)到一定數(shù)量之后，該位又從零開(kāi)始，同時(shí)向高位進(jìn)位。在這種計(jì)數(shù)制中，同一個(gè)數(shù)碼在不同的數(shù)位上所表示的數(shù)值是不同的。進(jìn)位計(jì)數(shù)制可以用少量的數(shù)碼表示較大的數(shù)，因而被廣泛采用。下面給出進(jìn)位計(jì)數(shù)制的兩個(gè)基本概念：進(jìn)位基數(shù)和數(shù)位的權(quán)值。進(jìn)位基數(shù)：在一個(gè)數(shù)位上，規(guī)定使用數(shù)碼符號(hào)的個(gè)數(shù)叫該進(jìn)位計(jì)數(shù)制的進(jìn)位基數(shù)或進(jìn)位模數(shù)，記作R。例如十進(jìn)制，每個(gè)數(shù)位規(guī)定使用的數(shù)碼符號(hào)為0，1，2，…，9，共10個(gè)，故其進(jìn)位基數(shù)R=10。

數(shù)位的權(quán)值：某個(gè)數(shù)位上數(shù)碼為1時(shí)所表征的數(shù)值，稱(chēng)為該數(shù)位的權(quán)值，簡(jiǎn)稱(chēng)“權(quán)”。各個(gè)數(shù)位的權(quán)值均可表示成Ri的形式，其中R是進(jìn)位基數(shù)，i是各數(shù)位的序號(hào)。按如下方法確定：整數(shù)部分，以小數(shù)點(diǎn)為起點(diǎn)，自右向左依次為0，1，2，…n－1；小數(shù)部分，以小數(shù)點(diǎn)為起點(diǎn)，自左向右依次為－1，－2，…，－m。n是整數(shù)部分的位數(shù)，m是小數(shù)部分的位數(shù)。

某個(gè)數(shù)位上的數(shù)碼ai所表示的數(shù)值等于數(shù)碼ai與該位的權(quán)值Ri的乘積，所以R進(jìn)制的數(shù)D可表示為（D）R=an－1an－2…a2a1a0·a－1a－2…a－m

又可以按權(quán)展開(kāi)，寫(xiě)成如下多項(xiàng)式的形式：

（1.1.1）

2.常用進(jìn)位計(jì)數(shù)制在日常生活中，人們常用的是十進(jìn)制計(jì)數(shù)，而在數(shù)字電路中使用的進(jìn)位計(jì)數(shù)制有二進(jìn)制、十六進(jìn)制、八進(jìn)制等，其中二進(jìn)制應(yīng)用得最為廣泛。

1)十進(jìn)制十進(jìn)制是日常生活和工作中最常使用的進(jìn)位計(jì)數(shù)制。在十進(jìn)制數(shù)中，每一位有0~9十個(gè)數(shù)碼，故計(jì)數(shù)基數(shù)是10。其計(jì)數(shù)規(guī)則是“逢10進(jìn)1”，各位的權(quán)值為10i，i是各位的序號(hào)。例如：(136.78)10=1×102+3×101+6×100+7×10－1+8×10－2

根據(jù)式（1.1.1），任意一個(gè)十進(jìn)制數(shù)(D)10均可展開(kāi)為

其中ai是第i位的數(shù)碼，它可以是0~9這十個(gè)數(shù)碼中的任何一個(gè)。10是計(jì)數(shù)基數(shù)，10i是第i位的權(quán)。（1.1.2）

2)二進(jìn)制目前在數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制。在二進(jìn)制數(shù)中，每一位僅有0和1兩個(gè)數(shù)碼，故計(jì)數(shù)基數(shù)為2。其計(jì)數(shù)規(guī)則是“逢2進(jìn)1”，各位的權(quán)值是2i。根據(jù)式（1.1.1），任何一個(gè)二進(jìn)制數(shù)均可展開(kāi)為

例如：(110.11)2=1×22+1×21+0×20+1×2－1+1×2－2

（1.1.3）

3)十六進(jìn)制十六進(jìn)制數(shù)的每一位有十六個(gè)不同的數(shù)碼，分別用0~9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)表示。計(jì)數(shù)基數(shù)為16。其計(jì)數(shù)規(guī)則是“逢16進(jìn)1”，各位的權(quán)值是16i。根據(jù)式（1.1.1），任意一個(gè)十六進(jìn)制數(shù)均可展開(kāi)為

例如：

(4C.8E)16=4×161+12×160+8×16－1+14×16－2

（1.1.4）1.1.2數(shù)制轉(zhuǎn)換

1.非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)將非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)一般采用按權(quán)展開(kāi)相加的方法。具體步驟是：首先把非十進(jìn)制數(shù)寫(xiě)成按權(quán)展開(kāi)的多項(xiàng)式，然后按十進(jìn)制數(shù)的計(jì)數(shù)規(guī)則求其和即可。

【例1.1】

(10101.11)2=(?)10

解

(10101.11)2

=1×24+0×23+1×22+0×21+1×20+1×2－1+1×2－2

=16+0+4+0+1+0.5+0.25=(21.75)10

【例1.2】

(2A.8)16=(?)10

解

(2A.8)16=2×161+10×160+8×16－1

=32+10+0.5=(42.5)10

2.十進(jìn)制數(shù)轉(zhuǎn)換成非十進(jìn)制數(shù)將十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)時(shí)，整數(shù)部分和小數(shù)部分要分別進(jìn)行轉(zhuǎn)換，再把兩者的轉(zhuǎn)換結(jié)果相加。整數(shù)部分轉(zhuǎn)換常用“除基數(shù)取余”法，其步驟如下：

(1)將N除以R，記下所得的商和余數(shù)；

(2)將上一步所得的商再除以R，記下所得的商和余數(shù)；

(3)重復(fù)做第（2）步，直到商為0；

(4)將各個(gè)余數(shù)按照和運(yùn)算過(guò)程相反的順序排列起來(lái)，即為所求的R進(jìn)制數(shù)。

【例1.3】

(47)10=(?)2

解

即(47)10=(101111)2

【例1.4】

(435)10=(?)16

解

即(435)10=(1B3)16

小數(shù)部分的轉(zhuǎn)換常用“乘基取整”法，其步驟如下：（1）將M乘以R，記下整數(shù)部分；（2）將上一步乘積中的小數(shù)部分再乘以R，記下整數(shù)部分；（3）重復(fù)做第（2）步，直到小數(shù)部分為0或者滿(mǎn)足精度要求為止；（4）將各步求得的整數(shù)按照和運(yùn)算過(guò)程相同的順序排列起來(lái)，即為所求的R進(jìn)制數(shù)。

【例1.5】

(0.85)10=(?)16

解

0.85×16=13.6…………13=D最高位

0.6×16=9.6……………9

0.6×16=9.6……………9

…

…最低位即(0.85)10=(0.D99…)16

【例1.6】

(0.35)10=(?)2

解

0.35×2=0.7…………0最高位

0.7×2=1.4…………1

0.4×2=0.8…………0

0.8×2=1.6…………1

…

…最低位即(0.35)10=(0.0101…)2

可以看出，將十進(jìn)制小數(shù)轉(zhuǎn)換成非十進(jìn)制小數(shù)后，兩數(shù)不會(huì)絕對(duì)相等，只會(huì)近似。

3.二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)，其整數(shù)部分和小數(shù)部分可以同時(shí)進(jìn)行轉(zhuǎn)換。其方法是：以二進(jìn)制數(shù)的小數(shù)點(diǎn)為起點(diǎn)，分別向左、向右查數(shù)，每四位分為一組。對(duì)于小數(shù)部分，最低位一組不足四位時(shí)，必須在有效位右邊補(bǔ)0，使其足位；對(duì)于整數(shù)部分，最高位一組不足四位時(shí)，可在有效位的左邊補(bǔ)0（也可以不補(bǔ)）。然后，把每一組二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)，并保持原序列即可。

【例1.7】

(100111101.10011)2=(?)16

解

即(100111101.10011)2=(13D.98)16

4.十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)時(shí)，只要把十六進(jìn)制數(shù)的每一位數(shù)碼分別轉(zhuǎn)換成四位二進(jìn)制數(shù)，并保持原序列即可。整數(shù)最高位和小數(shù)最低位的0可以省略。

【例1.8】

(35A.26)16=(?)2

解

即(35A.26)16=(1101011010.0010011)2

1.1.3二—十進(jìn)制編碼不同的數(shù)碼不僅可以表示數(shù)量的大小，而且還能用來(lái)表示不同的事物。在后一種情況下，這些數(shù)碼已經(jīng)沒(méi)有表示數(shù)量大小的含義了，只是表示不同事物的代號(hào)而已，這些數(shù)碼稱(chēng)為代碼。為了便于記憶和處理，在編制代碼時(shí)總要遵循一定的規(guī)則，這些規(guī)則就叫碼制。用4位二進(jìn)制數(shù)碼分別表示十進(jìn)制數(shù)0~9的方法稱(chēng)為二-十進(jìn)制編碼，簡(jiǎn)稱(chēng)BCD(BinaryCodedDecimal)碼。根據(jù)編碼規(guī)律的不同，BCD碼有多種不同的碼制。表1.1中列出了幾種常見(jiàn)的BCD代碼。表1.1幾種常見(jiàn)的BCD代碼

8421BCD碼是最常見(jiàn)的一種代碼。其特點(diǎn)是每一位代碼對(duì)應(yīng)的二進(jìn)制數(shù)都代表一個(gè)固定的十進(jìn)制數(shù)值，把每一位的1代表的十進(jìn)制數(shù)加起來(lái)，得到的結(jié)果就是它代表的十進(jìn)制數(shù)碼。由于代碼中從左到右每一位權(quán)分別表示8、4、2、1，所以把這種代碼叫做8421碼。8421BCD碼中每一位的權(quán)是固定不變的，它屬于有權(quán)代碼。

5421碼和2421碼也屬于有權(quán)代碼。它們的位權(quán)分別為5、4、2、1和2、4、2、1。余3碼屬于無(wú)權(quán)代碼，即代碼的每一數(shù)位無(wú)固定的權(quán)值。余3碼的特點(diǎn)是把四位代碼對(duì)應(yīng)的二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)后，比對(duì)應(yīng)的十進(jìn)制數(shù)大3，故稱(chēng)為余3碼。循環(huán)碼又稱(chēng)格雷碼，也是一種無(wú)權(quán)碼。其主要特點(diǎn)是相鄰的兩個(gè)代碼之間僅有一位狀態(tài)不同。除了上面介紹的二-十進(jìn)制碼外，常見(jiàn)的代碼還有奇偶校驗(yàn)碼、字符代碼等。奇偶校驗(yàn)碼是一種可以檢測(cè)一位錯(cuò)誤的代碼，而字符代碼是對(duì)各個(gè)字符和符號(hào)編制的代碼。1.2邏輯代數(shù)基礎(chǔ)邏輯代數(shù)是由英國(guó)數(shù)學(xué)家喬治·布爾于1849年首先提出來(lái)的，因此邏輯代數(shù)又稱(chēng)布爾代數(shù)。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，它是一種適用于邏輯推理、研究邏輯電路的數(shù)學(xué)工具，它為分析和設(shè)計(jì)邏輯電路提供了理論基礎(chǔ)。1.2.1邏輯變量與邏輯函數(shù)具有兩個(gè)對(duì)立狀態(tài)取值的變量，稱(chēng)為邏輯變量，通常用大寫(xiě)字母表示。它的取值只有0和1兩種，所以又稱(chēng)為二值變量。用以描述數(shù)字系統(tǒng)輸出與輸入變量之間邏輯關(guān)系的表達(dá)式，稱(chēng)為邏輯函數(shù)，通常也用大寫(xiě)字母表示。一般來(lái)說(shuō)，如果輸入邏輯變量A、B、C、…的取值確定以后，輸出邏輯變量Y的值也被唯一地確定了，那么就稱(chēng)Y是A、B、C、…的邏輯函數(shù)，并寫(xiě)成Y=F（A，B，C，…）在邏輯函數(shù)中，不管是變量還是函數(shù)，它們都只有兩個(gè)取值，即邏輯0和邏輯1。0和1稱(chēng)為邏輯常量，并不表示數(shù)值的大小，而是表示某一種事物兩種對(duì)立的邏輯狀態(tài)。這一點(diǎn)從事件發(fā)生的因果關(guān)系去想很容易理解。因?yàn)闆Q定事件是否發(fā)生的條件相當(dāng)于變量，盡管條件可能很多，但對(duì)于一個(gè)條件來(lái)說(shuō)，都只有具備和不具備兩種可能，而事件相當(dāng)于函數(shù)，也只有發(fā)生和不發(fā)生兩種情況。

1.2.2正負(fù)邏輯在數(shù)字電子電路中，對(duì)于任何一個(gè)邏輯條件或結(jié)果的是否成立，既可以用“1”表示，也可以用“0”表示。若用“1”表示條件或結(jié)果的成立，用“0”表示條件或結(jié)果的不成立，這一種邏輯體系稱(chēng)為正邏輯體系，簡(jiǎn)稱(chēng)為正邏輯；反之，若用“0”表示條件或結(jié)果的成立，用“1”表示條件或結(jié)果的不成立，這一種邏輯體系稱(chēng)為負(fù)邏輯體系，簡(jiǎn)稱(chēng)為負(fù)邏輯。由于在實(shí)際工作中人們大都習(xí)慣于使用正邏輯體系，因此在本教材及以后的實(shí)際工作中，如無(wú)特殊說(shuō)明，所遇到的邏輯問(wèn)題均為正邏輯體系。1.2.3基本邏輯運(yùn)算與基本門(mén)電路基本邏輯運(yùn)算有與、或、非三種。為了便于理解，我們用開(kāi)關(guān)控制電路為例來(lái)說(shuō)明這三種運(yùn)算。將開(kāi)關(guān)作為條件，燈作為結(jié)果。在圖1.1（a）所示電路中，只有當(dāng)兩個(gè)開(kāi)關(guān)同時(shí)閉合時(shí)，指示燈才會(huì)亮，即決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生。這種因果關(guān)系叫做邏輯與，用符號(hào)“·”表示與運(yùn)算，故也叫做邏輯相乘，其邏輯關(guān)系式為Y=A·B

圖1.1用于說(shuō)明與、或、非定義的電路在圖1.1（b）所示電路中，只要任何一個(gè)開(kāi)關(guān)閉合，指示燈就會(huì)亮，即決定事物結(jié)果的諸條件中只要有一個(gè)或一個(gè)以上條件滿(mǎn)足，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系叫做邏輯或，用符號(hào)“＋”表示或運(yùn)算，故也叫做邏輯相加，其邏輯關(guān)系式為Y=A+B在圖1.1（c）所示的電路中，當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)燈亮，開(kāi)關(guān)閉合時(shí)燈反而不亮。即只要條件具備了，結(jié)果便不會(huì)發(fā)生；而條件不具備時(shí)，結(jié)果一定發(fā)生。這種因果關(guān)系叫做邏輯非，也叫做邏輯求反，用符號(hào)“－”表示非運(yùn)算，其邏輯關(guān)系式為

若以A、B表示開(kāi)關(guān)的狀態(tài)，1表示開(kāi)關(guān)閉合，0表示開(kāi)關(guān)斷開(kāi)；Y表示指示燈狀態(tài)，1表示燈亮，0表示燈滅，可以列出圖1.1各電路的邏輯狀態(tài)關(guān)系圖表（如表1.2、1.3、1.4所示），這種圖表稱(chēng)為邏輯狀態(tài)真值表，簡(jiǎn)稱(chēng)真值表。表1.2與邏輯真值表表1.3或邏輯真值表表1.4非邏輯真值表我們把能實(shí)現(xiàn)邏輯運(yùn)算的單元電路稱(chēng)為門(mén)電路，把能實(shí)現(xiàn)“與”邏輯運(yùn)算的單元電路稱(chēng)為與門(mén)，把能實(shí)現(xiàn)“或”邏輯運(yùn)算的單元電路稱(chēng)為或門(mén)，把能實(shí)現(xiàn)“非”邏輯運(yùn)算的單元電路稱(chēng)為非門(mén)（也叫反相器）。與、或、非邏輯門(mén)的圖形符號(hào)如圖1.2所示。圖1.2與、或、非邏輯門(mén)的圖形符號(hào)

(a)與門(mén)；(b)或門(mén)；(c)非門(mén)1.2.4組合邏輯運(yùn)算與組合門(mén)電路實(shí)際的邏輯問(wèn)題往往比與、或、非邏輯要復(fù)雜得多，不過(guò)它們都可以用與、或、非的邏輯組合來(lái)實(shí)現(xiàn)。最常見(jiàn)的組合邏輯運(yùn)算有與非、或非、與或非、異或、同或等。實(shí)現(xiàn)組合邏輯運(yùn)算的電路叫復(fù)合門(mén)。

1．“與非”邏輯運(yùn)算“與非”邏輯是“與”邏輯和“非”邏輯的組合，先“與”再“非”，其邏輯表達(dá)式為

實(shí)現(xiàn)“與非”邏輯運(yùn)算的電路叫“與非門(mén)”，其圖形符號(hào)如圖1.3所示，真值表如表1.5所示。圖1.3與非門(mén)的圖形符號(hào)表1.5與非邏輯的真值表

2．“或非”邏輯運(yùn)算“或非”邏輯是“或”邏輯和“非”邏輯的組合，先“或”再“非”，其邏輯表達(dá)式為

實(shí)現(xiàn)“或非”邏輯運(yùn)算的電路叫“或非門(mén)”，其圖形符號(hào)如圖1.4所示，真值表如表1.6所示。圖1.4或非門(mén)的圖形符號(hào)表1.6或非邏輯的真值表

3．“與或非”邏輯運(yùn)算“與或非”邏輯是“與”、“或”、“非”三種基本邏輯的組合，先“與”再“或”最后“非”，其邏輯表達(dá)式為

實(shí)現(xiàn)“與或非”邏輯運(yùn)算的電路叫“與或非門(mén)”，其圖形符號(hào)如圖1.5所示，真值表如表1.7所示。圖1.5與或非門(mén)的圖形符號(hào)表1.7與或非邏輯的真值表

4．“異或”邏輯運(yùn)算與“同或”邏輯運(yùn)算若兩個(gè)輸入變量A、B的取值相異，則輸出變量Y為1；若兩個(gè)輸入變量A、B的取值相同，則輸出變量Y為0。這種邏輯關(guān)系叫“異或”邏輯，其邏輯表達(dá)式為

讀作“Y等于A異或B”。實(shí)現(xiàn)“異或”邏輯運(yùn)算的電路叫“異或門(mén)”，其圖形符號(hào)如圖1.6所示。圖1.6異或門(mén)的圖形符號(hào)若兩個(gè)輸入變量A、B的取值相同，則輸出變量Y為1；若兩個(gè)輸入變量A、B的取值相異，則輸出變量Y為0。這種邏輯關(guān)系叫“同或”邏輯，其邏輯表達(dá)式為

讀作“Y等于A同或B”。實(shí)現(xiàn)“同或”運(yùn)算的電路叫“同或門(mén)”，其圖形符號(hào)如圖1.7所示。兩變量的“異或”及“同或”邏輯的真值表如表1.8所示。由表1.8可知，兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)，即或⊙BA⊙B圖1.7同或門(mén)的圖形符號(hào)表1.8“異或”及“同或”邏輯真值表1.3邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律反映了邏輯運(yùn)算的一些基本規(guī)律，只有掌握了這些基本定律，才能正確地分析和設(shè)計(jì)出邏輯電路。表1.9列出了邏輯代數(shù)的基本定律。表1.9邏輯代數(shù)的基本定律1.4邏輯代數(shù)的常用公式和基本運(yùn)算規(guī)則1.4.1邏輯代數(shù)的常用公式下面介紹幾個(gè)邏輯代數(shù)的常用公式，這些公式是利用基本定律導(dǎo)出的。直接運(yùn)用這些導(dǎo)出公式可以給化簡(jiǎn)邏輯函數(shù)的工作帶來(lái)很大的方便。公式1

證明：上式說(shuō)明，在一個(gè)與或表達(dá)式中，若兩個(gè)與項(xiàng)中分別包含了互為反變量的因子，而其它變量相同，則兩項(xiàng)可以合并為一項(xiàng)，反變量因子可以消去。公式2A+AB=A

證明：A+AB=A(1+B)=A上式說(shuō)明，在一個(gè)與或表達(dá)式中，若其中一項(xiàng)是另一項(xiàng)的一個(gè)因子，則包含這個(gè)因子的項(xiàng)是多余項(xiàng)，可以刪去。公式2又稱(chēng)為吸收律。公式3

證明：上式說(shuō)明，在一個(gè)與或表達(dá)式中，若其中一項(xiàng)的非是另一項(xiàng)的一個(gè)因子，則這個(gè)因子是多余項(xiàng)，可以刪去。公式4

證明：

推論公式4及其推論說(shuō)明，在一個(gè)與或表達(dá)式中，如果兩個(gè)與項(xiàng)中分別包含A和兩個(gè)因子，而這兩個(gè)與項(xiàng)的其余因子都是第三個(gè)與項(xiàng)的因子，則第三項(xiàng)是多余的，可以刪去。這個(gè)多余項(xiàng)稱(chēng)為冗余項(xiàng)，公式4又稱(chēng)冗余定理。公式5

證明：上式說(shuō)明，當(dāng)一個(gè)變量A和一個(gè)與非項(xiàng)相與，且變量A是與非項(xiàng)的因子時(shí)，則與非項(xiàng)中的變量A可以消去。1.4.2幾個(gè)基本運(yùn)算規(guī)則

1．代入規(guī)則在任何一個(gè)包含變量A的邏輯等式中，如果將所有出現(xiàn)A的地方都用函數(shù)G替換，則等式仍然成立。例如A(B+C)=AB+AC

若用G=D+E代替等式中的C，則A［B+(D+E)］=AB+A(D+E)因?yàn)槿魏我粋€(gè)邏輯函數(shù)和任何一個(gè)邏輯變量一樣，都只有0和1兩種取值，可以將邏輯函數(shù)作為邏輯變量對(duì)待，上述規(guī)則必然成立。代入規(guī)則可以擴(kuò)大基本定律的應(yīng)用范圍。

2．反演規(guī)則若將邏輯函數(shù)Y中所有的“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是。反演規(guī)則為求取已知邏輯式的反邏輯式提供了方便。在使用反演規(guī)則時(shí)還需注意遵守以下兩個(gè)規(guī)定：（1）仍需遵守“先括號(hào)、然后乘、最后加”的運(yùn)算優(yōu)先次序。（2）不屬于單個(gè)變量上的非號(hào)應(yīng)保留不變。例如則

反演規(guī)則實(shí)際上是反轉(zhuǎn)律的推廣，或者說(shuō)反轉(zhuǎn)律是反演規(guī)則的一個(gè)特例。

3．對(duì)偶規(guī)則若將邏輯函數(shù)Y中所有的“·”換成“+”，“+”換成“·”，“0”換成“1”，“1”換成“0”，并保持持原先的邏輯優(yōu)先級(jí)、變量不變，兩個(gè)變量以上的非號(hào)不動(dòng)，則可得原函數(shù)Y的對(duì)偶式Y(jié)′，且Y和Y′互為對(duì)偶式。例如則對(duì)偶式為

如果兩個(gè)邏輯函數(shù)表達(dá)式相等，則它們的對(duì)偶式必然相等。應(yīng)用這一規(guī)則在證明邏輯函數(shù)恒等式時(shí)，可以證明對(duì)偶式相等。1.5邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換1.5.1邏輯函數(shù)的表示方法常用邏輯函數(shù)的表示方法有邏輯真值表（簡(jiǎn)稱(chēng)真值表）、邏輯函數(shù)式、邏輯圖和卡諾圖等。我們以圖1.8的舉重裁判電路為例，分別介紹邏輯函數(shù)的前三種表示方法。(用卡諾圖表示邏輯函數(shù)的方法將在后面作介紹。)圖1.8舉重裁判電路比賽規(guī)則規(guī)定：在一名主裁判和兩名副裁判中，必須有兩人以上（而且必須包括主裁判）認(rèn)定運(yùn)動(dòng)員的動(dòng)作合格，試舉才算成功。比賽時(shí)，主裁判控制開(kāi)關(guān)A，兩名副裁判分別控制開(kāi)關(guān)B和C。當(dāng)運(yùn)動(dòng)員舉起杠鈴時(shí)，裁判認(rèn)為動(dòng)作合格了就合上開(kāi)關(guān)，否則不合。顯然，指示燈Y的狀態(tài)（亮與暗）是開(kāi)關(guān)A、B、C狀態(tài)（合上與斷開(kāi)）的函數(shù)。若以1表示開(kāi)關(guān)閉合，0表示開(kāi)關(guān)斷開(kāi)；以1表示燈亮，以0表示燈滅，則指示燈Y是開(kāi)關(guān)A、B、C的二值邏輯函數(shù)，即Y=F(A,B,C)

1.真值表將輸入變量所有取值下對(duì)應(yīng)的輸出值找出來(lái)，列成表格，即可得到真值表。根據(jù)圖1.8電路的工作原理，不難看出，只有A=1，同時(shí)B、C至少有一個(gè)為1時(shí)，Y才等于1，于是可列出圖1.8的真值表(如表1.10所示)。表1.10圖1.8電路的真值表

2．邏輯函數(shù)式將輸出變量與輸入變量之間的關(guān)系寫(xiě)成與、或、非運(yùn)算的表達(dá)式，即為邏輯函數(shù)式。在圖1.8所示的電路中，根據(jù)電路的功能要求及與、或運(yùn)算的邏輯定義，“B和C中至少有一個(gè)合上”可以表示為（B+C），“同時(shí)還要求合上A”，則應(yīng)寫(xiě)作A·（B+C），因此得到輸出的邏輯函數(shù)式為

Y=A·B+A·C=A·（B+C）（1.5.1）

3．邏輯圖將邏輯函數(shù)中各變量之間的與、或、非邏輯運(yùn)算用圖形符號(hào)表示出來(lái)，即為邏輯圖。式（1.5.1）的邏輯圖如圖1.9所示。圖1.9舉重裁判電路的邏輯圖1.5.2邏輯函數(shù)各種表示方法之間的相互轉(zhuǎn)換上述邏輯函數(shù)的三種不同表示方法是用不同的表現(xiàn)形式描述同一個(gè)邏輯關(guān)系，那么，這三種方法之間必能相互轉(zhuǎn)換。經(jīng)常用到的轉(zhuǎn)換方法有以下幾種。

1.由真值表寫(xiě)出邏輯函數(shù)式已知真值表寫(xiě)出邏輯函數(shù)式的一般方法如下：（1）挑出真值表中使函數(shù)值為1的變量的取值組合；（2）每組變量取值的組合對(duì)應(yīng)寫(xiě)出一個(gè)乘積項(xiàng)，其中變量取值為1的寫(xiě)成原變量，為0的寫(xiě)成反變量；（3）將這些乘積項(xiàng)加起來(lái)，就可以得到該函數(shù)的標(biāo)準(zhǔn)與或式。

【例1.9】已知一個(gè)邏輯函數(shù)的真值表如表1.11所示，試寫(xiě)出其邏輯函數(shù)式。表1.11例1.9函數(shù)的真值表

解

A、B、C有4種取值組合使Y為1。按照變量取值為1的寫(xiě)成原變量、為0的寫(xiě)成反變量的求乘積項(xiàng)的原則，可得4個(gè)乘積項(xiàng)：、、、ABC。將4個(gè)乘積項(xiàng)加起來(lái)所得到的就是函數(shù)Y的表達(dá)式，即

2.由邏輯函數(shù)式寫(xiě)出真值表只要把輸入變量的所有取值組合代入邏輯函數(shù)式后進(jìn)行運(yùn)算求出函數(shù)值，把輸入變量與函數(shù)值的對(duì)應(yīng)關(guān)系用表格的形式列出，即得真值表。

【例1.10】已知邏輯函數(shù)，求出對(duì)應(yīng)的真值表。

解只要將A、B的各種取值組合逐一代入邏輯函數(shù)式Y(jié)進(jìn)行計(jì)算，將計(jì)算結(jié)果列成表，即得如表1.12所示的真值表。表1.12例1.10的真值表

3.由邏輯函數(shù)式畫(huà)出邏輯圖用邏輯符號(hào)逐一代替邏輯式中的運(yùn)算符號(hào)，就可以畫(huà)出對(duì)應(yīng)的邏輯圖了。

【例1.11】已知邏輯函數(shù)Y=(A+B)C，畫(huà)出其邏輯圖。

解

A、B是或運(yùn)算，而和C是與運(yùn)算，用邏輯運(yùn)算的圖形符號(hào)代替式中的邏輯符號(hào)，即可得如圖1.10所示的邏輯圖。圖1.10例1.11的邏輯圖

4.根據(jù)邏輯圖寫(xiě)出邏輯函數(shù)式只要由輸入端到輸出端逐級(jí)寫(xiě)出邏輯符號(hào)對(duì)應(yīng)的邏輯表達(dá)式，就可以得到與邏輯圖對(duì)應(yīng)的邏輯函數(shù)表達(dá)式。

【例1.12】已知邏輯函數(shù)的邏輯圖如圖1.11所示，試寫(xiě)出其邏輯函數(shù)式。

解從輸入端A、B開(kāi)始逐個(gè)寫(xiě)出每個(gè)圖形符號(hào)輸出端的邏輯式，得到圖1.11例1.12的邏輯圖1.6邏輯函數(shù)的代數(shù)化簡(jiǎn)法1.6.1化簡(jiǎn)邏輯函數(shù)的意義

1.邏輯函數(shù)式的幾種形式對(duì)同一邏輯函數(shù)可以有幾種不同的表示形式。例如與或表達(dá)式與非—與非表達(dá)式或與表達(dá)式或非—或非表達(dá)式與或非表達(dá)式根據(jù)不同的表示形式，可得函數(shù)Y的邏輯圖如圖1.12所示。可以看出，通過(guò)邏輯函數(shù)的轉(zhuǎn)換，同一個(gè)邏輯函數(shù)可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。圖1.12函數(shù)的邏輯圖

2.化簡(jiǎn)邏輯函數(shù)的意義同一邏輯函數(shù)可有幾種不同的表示形式，即使同一類(lèi)型的表達(dá)形式，也不是唯一的，例如

由上式可知未化簡(jiǎn)前需要4個(gè)門(mén)，而化簡(jiǎn)后只需3個(gè)門(mén)。可見(jiàn)，對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)，可以使電路使用門(mén)電路的個(gè)數(shù)更少，門(mén)電路輸入端的個(gè)數(shù)更少，電路的級(jí)數(shù)更少，電路更簡(jiǎn)單，工作更可靠。1.6.2邏輯函數(shù)的代數(shù)化簡(jiǎn)法邏輯函數(shù)的代數(shù)化簡(jiǎn)法又稱(chēng)公式化簡(jiǎn)法，就是利用邏輯函數(shù)的基本公式、法則等將邏輯函數(shù)轉(zhuǎn)換為最簡(jiǎn)形式。在幾種函數(shù)表達(dá)形式中，與或表達(dá)式最常用，也容易轉(zhuǎn)換成其它的表達(dá)形式。本小節(jié)著重討論最簡(jiǎn)的與或表達(dá)式。最簡(jiǎn)與或表達(dá)式的條件是：在不改變邏輯關(guān)系的條件下，首先使表達(dá)式中乘積項(xiàng)的個(gè)數(shù)最少，其次是每個(gè)乘積項(xiàng)中變量的個(gè)數(shù)最少。只有同時(shí)滿(mǎn)足以上兩個(gè)條件，該表達(dá)式才是最簡(jiǎn)的與或表達(dá)式。用代數(shù)法化簡(jiǎn)與或表達(dá)式的方法通常有并項(xiàng)法、吸收法、消項(xiàng)法、消因子法、配項(xiàng)法等，下面通過(guò)例題說(shuō)明代數(shù)化簡(jiǎn)的方法。

1．并項(xiàng)法并項(xiàng)法就是根據(jù)公式，將兩項(xiàng)合并為一項(xiàng)，消去一對(duì)互為反變量的因子。

【例1.13】化簡(jiǎn)邏輯函數(shù)。

解原式

2．吸收法吸收法就是根據(jù)公式A+AB=A，吸收多余的項(xiàng)。

【例1.14】化簡(jiǎn)邏輯函數(shù)。

解原式

3．消項(xiàng)法消項(xiàng)法就是根據(jù)公式，消去多余的項(xiàng)。

【例1.15】化簡(jiǎn)邏輯函數(shù)。

解原式

4．消因子法消因子法是利用公式，消去各項(xiàng)中的多余因子。

【例1.16】化簡(jiǎn)邏輯函數(shù)。

解原式

5.配項(xiàng)法配項(xiàng)法是利用互補(bǔ)律，在函數(shù)式中的某一項(xiàng)上乘后拆分成兩項(xiàng)，再與其它項(xiàng)合并；或者利用重疊律A+A=A，在邏輯函數(shù)式中重新寫(xiě)入某一項(xiàng)，再與其它項(xiàng)合并。

【例1.17】化簡(jiǎn)邏輯函數(shù)。

解原式

【例1.18】化簡(jiǎn)邏輯函數(shù)。

解原式在化簡(jiǎn)復(fù)雜的邏輯函數(shù)時(shí)，往往需要靈活、交替地綜合運(yùn)用上述方法，才能得到最后的化簡(jiǎn)結(jié)果。1.7邏輯函數(shù)的卡諾圖化簡(jiǎn)法1.7.1邏輯函數(shù)的最小項(xiàng)及最小項(xiàng)表達(dá)式

1.最小項(xiàng)在n變量邏輯函數(shù)中，若m為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)且僅出現(xiàn)一次，則稱(chēng)m為該邏輯函數(shù)的一個(gè)最小項(xiàng)。例如，A、B、C三個(gè)變量的最小項(xiàng)有、、、、、、、ABC共8個(gè)（即23個(gè)）。n變量的最小項(xiàng)應(yīng)有2n個(gè)。輸入變量的每一組取值都使一個(gè)對(duì)應(yīng)的最小項(xiàng)的值等于1。例如在三變量A、B、C的最小項(xiàng)中，當(dāng)A=1、B=1、C=0時(shí)，。如果把的取值110看做一個(gè)二進(jìn)制數(shù)，那么它所表示的十進(jìn)制數(shù)就是6。為今后使用的方便，將這個(gè)最小項(xiàng)記作m6。按照這一約定，就得到了三變量最小項(xiàng)的編號(hào)表，如表1.13所示。表1.13三變量最小項(xiàng)的編號(hào)表根據(jù)同樣的道理，我們把A、B、C、D這4個(gè)變量的16個(gè)最小項(xiàng)記作m0～m15。從最小項(xiàng)定義出發(fā)，可以證明最小項(xiàng)有如下性質(zhì)：

(1)在輸入變量的任何取值下，必有一個(gè)最小項(xiàng)，且僅有一個(gè)最小項(xiàng)的取值為1。全部最小項(xiàng)的和為1。

(2)任意兩個(gè)最小項(xiàng)的與為0。

(3)若兩個(gè)最小項(xiàng)中只有一個(gè)因子不同，則為相鄰。相鄰的兩個(gè)最小項(xiàng)之和可以合并為一項(xiàng)，且消去一個(gè)因子。

(4)n個(gè)輸入變量的邏輯函數(shù)，每個(gè)最小項(xiàng)有n個(gè)最小項(xiàng)與之相鄰。

2．邏輯函數(shù)的最小項(xiàng)表達(dá)式由最小項(xiàng)組成的與或表達(dá)式稱(chēng)為邏輯函數(shù)的最小項(xiàng)表達(dá)式，最小項(xiàng)表達(dá)式又稱(chēng)為邏輯函數(shù)的標(biāo)準(zhǔn)形式。利用基本公式可以把任何一個(gè)邏輯函數(shù)化為最小項(xiàng)表達(dá)形式。這種標(biāo)準(zhǔn)形式在邏輯函數(shù)的化簡(jiǎn)以及邏輯電路的分析和設(shè)計(jì)中得到了廣泛的應(yīng)用。例如，給定邏輯函數(shù)為

則可化為

有時(shí)也簡(jiǎn)寫(xiě)為∑m(0,1,2,3,7)或∑(0,1,2,3,7)的形式。最小項(xiàng)表達(dá)式具有唯一性。任何邏輯函數(shù)的最小項(xiàng)表達(dá)式只有一個(gè)，它和邏輯函數(shù)的真值表有著嚴(yán)格的對(duì)應(yīng)關(guān)系，而邏輯函數(shù)的一般式具有多樣性。1.7.2邏輯函數(shù)的卡諾圖表示法

1．表示最小項(xiàng)的卡諾圖將n變量的全部最小項(xiàng)各用一個(gè)小方格表示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來(lái)，所得到的圖形叫做n變量最小項(xiàng)的卡諾圖。圖1.13中畫(huà)出了2~5個(gè)變量最小項(xiàng)的卡諾圖。其方格上方和左方是對(duì)應(yīng)輸入變量取值的組合，方格內(nèi)是輸出變量的取值。圖1.13

2~5個(gè)變量最小項(xiàng)的卡諾圖所謂邏輯相鄰，是指兩個(gè)小方格所填入的最小項(xiàng)中只有一個(gè)因子是互為反變量的，其余變量均相同。如圖1.13所示，在卡諾圖中的相鄰關(guān)系除了直觀(guān)上的相鄰?fù)?，最上邊的小方格和最下邊的小方格相鄰，最左邊的小方格和最右邊的小方格相鄰，其相?dāng)于將一個(gè)圓球分為小方格后再展開(kāi)成卡諾圖。

2．邏輯函數(shù)的卡諾圖表示法既然任何一個(gè)邏輯函數(shù)都能表示為若干最小項(xiàng)之和的形式，那么自然也就可以設(shè)法用卡諾圖來(lái)表示任意一個(gè)邏輯函數(shù)。具體方法是先將邏輯函數(shù)化為最小項(xiàng)之和的形式，然后在卡諾圖上與這些最小項(xiàng)對(duì)應(yīng)的位置上填入1，在其余位置上填入0（有時(shí)為了簡(jiǎn)化只填1，或只填0），就得到了表示該邏輯函數(shù)的卡諾圖。也就是說(shuō)，任何一個(gè)邏輯函數(shù)都等于它的卡諾圖中填入1的那些最小項(xiàng)之和。

【例1.19】用卡諾圖表示邏輯函數(shù)。

解首先將Y化為最小項(xiàng)之和的形式

卡諾圖如圖1.14所示。圖1.14例1.19的卡諾圖

1.7.3邏輯函數(shù)的卡諾圖化簡(jiǎn)利用卡諾圖化簡(jiǎn)邏輯函數(shù)的方法稱(chēng)為卡諾圖化簡(jiǎn)法或稱(chēng)為圖形化簡(jiǎn)法。其基本原理是具有相鄰性的最小項(xiàng)可以合并，并消去不同的因子。合并規(guī)則為：

(1)若兩個(gè)最小項(xiàng)相鄰，則可合并為一項(xiàng)并消去一對(duì)互為反變量的因子，合并后的結(jié)果中只剩下公共因子。如圖1.15所示，m1與m9相鄰，合并后只剩下。（2）若四個(gè)最小項(xiàng)相鄰并排成一個(gè)矩形組，則可合并為一項(xiàng)并消去兩對(duì)互反的因子，合并后的結(jié)果中只剩下公共因子。如圖1.15中，m4、m6、m12、m14相鄰，合并后只剩下。圖1.15卡諾圖化簡(jiǎn)

(3)若八個(gè)最小項(xiàng)相鄰，并排成一個(gè)矩形組，可合并為一項(xiàng)并消去三對(duì)互為反變量的因子，合并后的結(jié)果中只剩下公共因子。如圖1.15中，m8、m9、m10、m11、m12、m13、m14、m15相鄰，合并后只剩下A。綜上所述，如果有2n（n=1，2，3，…）個(gè)最小項(xiàng)相鄰，并排成一個(gè)矩形組，可合并為一項(xiàng)，消去n對(duì)互為反變量的因子，結(jié)果中只剩下公共因子。下面通過(guò)例題具體說(shuō)明利用卡諾圖化簡(jiǎn)邏輯函數(shù)的方法。

【例1.20】化簡(jiǎn)圖1.16(a)所示的卡諾圖邏輯函數(shù)。

解合并最小項(xiàng)的方法有多種，如圖1.16(b)所示，將相鄰兩小方格畫(huà)包圍圈讀出，即，將四個(gè)小方格畫(huà)包圍圈讀出，即B，得，該式不是最簡(jiǎn)形式；如圖1.16(c)所示，將兩組四個(gè)小方格畫(huà)包圍圈分別讀出，即A、B，得最簡(jiǎn)形式Y(jié)=A+B。因此應(yīng)盡可能多地將相鄰的1圈起來(lái)，只要符合2n個(gè)1相鄰即可，所以圖1.16(c)的圈法最合理，故Y=A+B。圖1.16例1.20的卡諾圖

【例1.21】]化簡(jiǎn)邏輯函數(shù)。

解給定與或表達(dá)式，盡管不全是最小項(xiàng)，也可直接讀入卡諾圖。如圖1.17(a)所示，畫(huà)包圍圈，得最簡(jiǎn)與或表達(dá)式

本例由于0的方格數(shù)少，也可以按前述化簡(jiǎn)步驟，在圖1.17(b)中畫(huà)0包圍圈，得到邏輯函數(shù)的反函數(shù)表達(dá)式圖1.17例1.21的卡諾圖通過(guò)上述分析，可以歸納出用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟如下：

(1)將函數(shù)化簡(jiǎn)為最小項(xiàng)表達(dá)式。

(2)畫(huà)出表示該邏輯函數(shù)的卡諾圖。

(3)按相鄰性原則找出可以合并的最小項(xiàng)，畫(huà)包圍圈。包圍圈的個(gè)數(shù)應(yīng)最少，每個(gè)包圍圈中1的個(gè)數(shù)應(yīng)盡可能多，但必須等于2n個(gè)，且每個(gè)包圍圈應(yīng)是獨(dú)立的矩形包圍圈。（4）按前述合并規(guī)則讀出每個(gè)包圍圈的乘積項(xiàng)，將所有包圍圈對(duì)應(yīng)的乘積項(xiàng)相加即得邏輯函數(shù)的最簡(jiǎn)與或式。1.7.4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)

1．約束項(xiàng)、任意項(xiàng)和邏輯函數(shù)中的無(wú)關(guān)項(xiàng)在分析某些具體的邏輯函數(shù)時(shí)，經(jīng)常會(huì)遇到這樣一種情況，即輸入變量的取值不是任意的。對(duì)輸入變量的取值所加的限制稱(chēng)為約束。同時(shí)，把這一組變量稱(chēng)為具有約束的一組變量。例如，有三個(gè)邏輯變量A、B、C，分別表示一臺(tái)電動(dòng)機(jī)的正轉(zhuǎn)、反轉(zhuǎn)和停止命令，A=1表示正轉(zhuǎn)，B=1表示反轉(zhuǎn)，C=1表示停止。因?yàn)殡妱?dòng)機(jī)任何時(shí)候只能執(zhí)行其中的一個(gè)命令，所以不允許兩個(gè)以上的變量同時(shí)為1，即ABC的取值只能出現(xiàn)001、010和100，而不能出現(xiàn)000、011、101、110、111中的任何一種，因此，A、B、C是一組具有約束條件的變量。上述約束條件可以表示為

或?qū)懗?/p>

我們把這些恒等于0的最小項(xiàng)稱(chēng)為約束項(xiàng)。表示電動(dòng)機(jī)運(yùn)行情況的邏輯函數(shù)式可以寫(xiě)為，約束條件：∑d(0,3,5,6,7)=0或者Y(A,B,C)=∑m(1,2,4)+∑d(0,3,5,6,7)有時(shí)還會(huì)遇到另外一種情況，就是在輸入變量的某些取值下函數(shù)值是1或0皆可。例如，用四位8421BCD碼表示十進(jìn)制數(shù)時(shí)只取前十個(gè)代碼，而后六個(gè)代碼在計(jì)數(shù)器中并不出現(xiàn)，即變量A、B、C、D的取值為后六個(gè)代碼時(shí)，函數(shù)值既可以等于1，也可以等于0。我們把函數(shù)在這些取值下既可以等于1也可以等于0的最小項(xiàng)稱(chēng)為任意項(xiàng)。由于約束項(xiàng)的取值始終等于0，所以，可以將其寫(xiě)進(jìn)函數(shù)式，也可以刪去，均不影響函數(shù)的取值任意項(xiàng)。同樣，由于任意項(xiàng)在系統(tǒng)中并不出現(xiàn)，將其寫(xiě)進(jìn)函數(shù)式也不影響函數(shù)取值，因此，我們把約束項(xiàng)和任意項(xiàng)統(tǒng)稱(chēng)為無(wú)關(guān)項(xiàng)。這里所說(shuō)的無(wú)關(guān)是指是否把這些最小項(xiàng)寫(xiě)入邏輯函數(shù)是無(wú)關(guān)緊要的，可以寫(xiě)入也可以刪除。前面曾經(jīng)講到，在用卡諾圖表示邏輯函數(shù)時(shí)，首先將函數(shù)化為最小項(xiàng)之和的形式，然后在卡諾圖中這些最小項(xiàng)對(duì)應(yīng)的位置上填入1，其它位置填入0。既然無(wú)關(guān)項(xiàng)對(duì)邏輯函數(shù)無(wú)關(guān)緊要，那么在卡諾圖中對(duì)應(yīng)位置上就可以填入1，也可以填入0。為此，在卡諾圖中用×（或）表示無(wú)關(guān)項(xiàng)。

2．無(wú)關(guān)項(xiàng)在邏輯函數(shù)化簡(jiǎn)中的應(yīng)用化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)時(shí)，如果合理利用這些無(wú)關(guān)項(xiàng)，一般都可得到更加簡(jiǎn)單的化簡(jiǎn)結(jié)果。為達(dá)到此目的，加入的無(wú)關(guān)項(xiàng)應(yīng)與函數(shù)式中盡可能多的最小項(xiàng)具有邏輯相鄰的關(guān)系。下面通過(guò)例題加以說(shuō)明。

【例1.22】化簡(jiǎn)邏輯函數(shù)，其約束條件為

解如果不用約束項(xiàng)，則函數(shù)Y已是最簡(jiǎn)形式，無(wú)可化簡(jiǎn)。適當(dāng)加入約束項(xiàng)后可得約束項(xiàng)約束項(xiàng)約束項(xiàng)約束項(xiàng)約束項(xiàng)圖1.18例1.22的卡諾圖可見(jiàn)，利用了約束項(xiàng)后，使函數(shù)得以進(jìn)一步化簡(jiǎn)。如果應(yīng)用卡諾圖化簡(jiǎn)，則可以直觀(guān)地看出應(yīng)該使用哪些約束項(xiàng)。圖1.18是例1.22的卡諾圖。從圖中不難看出，為了得到最大的包圍圈，應(yīng)取約束項(xiàng)m3、m5為1，與m1、m7組成一個(gè)包圍圈；取m10、m12、m14為1，與m8組成一個(gè)包圍圈。將兩組相鄰的最小項(xiàng)合并后得到的化簡(jiǎn)結(jié)果與推導(dǎo)的結(jié)果相同?？ㄖZ圖中未使用的約束項(xiàng)（m9、m15）為0。

【例1.23】化簡(jiǎn)邏輯函數(shù)

解畫(huà)出如圖1.19所示的卡諾圖，由圖可見(jiàn)，若認(rèn)為約束項(xiàng)m10、m12、m14為1，而其它約束項(xiàng)為0，則可圈出三個(gè)包圍圈，如圖所示，其化簡(jiǎn)結(jié)果為

圖1.19例1.23的卡諾圖1.8集成邏輯門(mén)在使用中應(yīng)注意的問(wèn)題目前，在數(shù)字電路中廣泛應(yīng)用的是集成門(mén)電路。集成門(mén)電路按內(nèi)部有源器件的不同可分為兩大類(lèi)：一類(lèi)為雙極型晶體管集成電路，主要有晶體管-晶體管TTL邏輯、射極耦合邏輯ECL和集成注入邏輯I2L等幾種類(lèi)型；另一類(lèi)為單極型MOS集成電路，包括NMOS、PMOS和CMOS等幾種類(lèi)型。常用的是TTL和CMOS集成電路。在具體使用集成邏輯門(mén)時(shí)，還有以下幾個(gè)要注意的問(wèn)題。

1．多余輸入端的處理在使用集成門(mén)電路時(shí)，如果輸入信號(hào)個(gè)數(shù)少于門(mén)的輸入端子數(shù)，就有多余的輸入端。對(duì)其進(jìn)行處理時(shí)，以不改變電路工作狀態(tài)、電路工作可靠、接線(xiàn)簡(jiǎn)單等方面綜合考慮為原則。對(duì)于TTL與門(mén)和與非門(mén)，多余端可以直接或通過(guò)1kΩ電阻接+VCC，也可以并聯(lián)到使用端，在確保多余端不會(huì)被干擾的情況下，為了使電路簡(jiǎn)單，也可以懸空（此時(shí)認(rèn)為輸入端接了一個(gè)無(wú)窮大的電阻，該端子輸入了高電平）。對(duì)于TTL或門(mén)和或非門(mén)，多余端應(yīng)該接地或并聯(lián)到使用端上。對(duì)于CMOS與門(mén)和與非門(mén)來(lái)說(shuō)，多余端只能通過(guò)較大的電阻（至少10kΩ）接+VDD（輸入過(guò)流保護(hù)），不允許懸空（以防止靜電損壞），也不適合于與使用端并聯(lián)（并聯(lián)使電容效應(yīng)增大）。對(duì)于CMOS或門(mén)和或非門(mén)，多余端只能接地，這樣，該端子的輸入電平認(rèn)為是低電平0。對(duì)于其它門(mén)電路可以參照以上原則進(jìn)行處理。

2．電源數(shù)字電路的各種門(mén)電路對(duì)電源電壓的要求是不同的，對(duì)于TTL門(mén)電路，電源電壓為VCC=+5V。對(duì)于CMOS門(mén)電路來(lái)說(shuō)，電源電壓范圍比較寬，VDD取3~18V。具體使用時(shí)切記不能把電源極性接錯(cuò)。

3．TTL門(mén)與CMOS的接口兩個(gè)系列的門(mén)電路在同一系統(tǒng)中使用，由于二者的工作電源電壓不同，輸入電平、輸出電平值有所不同，因而需要電平轉(zhuǎn)換。

1)TTL門(mén)驅(qū)動(dòng)CMOS門(mén)若選擇相同的工作電源電壓（+5V），則二者之間可以直接連接。但由于TTL電路的輸出高電平為2.4~3.6V，而CMOS門(mén)輸入高電平最小也要3.5V，高電平配合不合適，因此要在TTL輸出端和電源之間接一個(gè)電阻R1(3kΩ)以提升TTL的輸出高電平。低電平配合沒(méi)有問(wèn)題。若VDD高于VCC（+5V），可采用與上面同樣的電路形式，TTL門(mén)可采用OC門(mén)，并選擇一個(gè)合適的上拉電阻R1接到CMOS門(mén)的電源VDD即可。電路如圖1.20所示。圖1.20

TTL門(mén)驅(qū)動(dòng)CMOS門(mén)

2）CMOS門(mén)驅(qū)動(dòng)TTL門(mén)若VDD=VCC=+5V，雖然CMOS門(mén)驅(qū)動(dòng)電流不大，但直接驅(qū)動(dòng)一個(gè)TTL門(mén)還是沒(méi)有問(wèn)題的，若驅(qū)動(dòng)TTL門(mén)太多或負(fù)載較重，就要采用專(zhuān)用緩沖驅(qū)動(dòng)器，如CC4050能直接驅(qū)動(dòng)兩個(gè)TTL門(mén)，或采用漏極開(kāi)路（OD）門(mén)來(lái)驅(qū)動(dòng)。電路圖如圖1.21所示。關(guān)于這方面的內(nèi)容，讀者可參考有關(guān)書(shū)籍。圖1.21

CMOS門(mén)驅(qū)動(dòng)TTL門(mén)1.9技能訓(xùn)練實(shí)訓(xùn)集成邏輯門(mén)電路的功能測(cè)試

1.實(shí)訓(xùn)目的

(1)熟悉常用門(mén)電路的邏輯功能。

(2)掌握門(mén)電路功能測(cè)試的方法。

(3)了解集成邏輯門(mén)電路的外形及引腳排列。

(4)初步掌握數(shù)字電路實(shí)驗(yàn)儀器的使用方法。

2.實(shí)訓(xùn)說(shuō)明組成數(shù)字邏輯電路的基本單元有兩大部分，一部分是門(mén)電路，另一部分是觸發(fā)器。門(mén)電路實(shí)際上是一種條件開(kāi)關(guān)電路，只有在輸入信號(hào)滿(mǎn)足一定的邏輯條件時(shí)，開(kāi)關(guān)電路才允許信號(hào)通過(guò)，否則信號(hào)就不能通過(guò)，即門(mén)電路的輸出信號(hào)與輸入信號(hào)之間存在著一定的邏輯關(guān)系，故又稱(chēng)之為邏輯門(mén)電路。本次實(shí)訓(xùn)中，通過(guò)測(cè)試74LS00、74LS02、74LS08和CC4011等幾種集成門(mén)電路的邏輯功能，以掌握常用門(mén)電路的邏輯功能及其測(cè)試方法。

3.實(shí)訓(xùn)器材

(1)數(shù)字實(shí)驗(yàn)臺(tái)（或?qū)嶒?yàn)箱）一臺(tái)

(2)雙蹤示波器一臺(tái)

(3)信號(hào)發(fā)生器一臺(tái)

(4)數(shù)字式萬(wàn)用表一只

(5)74LS00、74LS02、74LS08、CC4011各一片

4.實(shí)訓(xùn)內(nèi)容及步驟

1)電平開(kāi)關(guān)和電平顯示器的使用和檢測(cè)首先給電平顯示器連接+5V電源，然后用連接導(dǎo)線(xiàn)把某個(gè)邏輯電平開(kāi)關(guān)（如S1）分別與L1~L16相連接，觀(guān)察顯示器發(fā)光情況；再用連接導(dǎo)線(xiàn)把某個(gè)邏輯電平顯示器（如L1）依次與S1~S16相連接，并上下?lián)軇?dòng)電平開(kāi)關(guān)，觀(guān)察顯示器發(fā)光情況。將有問(wèn)題的電平開(kāi)關(guān)及電平顯示器記錄下來(lái)，并報(bào)告教師進(jìn)行處理。

2）測(cè)試常用門(mén)電路的邏輯功