2025年學(xué)歷類自考專業(yè)(計(jì)算機(jī)信息管理)高級(jí)語(yǔ)言程序設(shè)計(jì)(一)-計(jì)算機(jī)原理參考題庫(kù)含答案解析一、單選題（共35題）1.在計(jì)算機(jī)系統(tǒng)中，CPU的運(yùn)算器和控制器兩大部件中，通常包含下列哪種功能部件？【選項(xiàng)】A.累加器和指令寄存器B.主存儲(chǔ)器和地址寄存器C.寄存器和時(shí)序邏輯電路D.數(shù)據(jù)總線和I/O接口【參考答案】C【解析】1.CPU由運(yùn)算器與控制器組成：運(yùn)算器負(fù)責(zé)算術(shù)邏輯運(yùn)算，控制器負(fù)責(zé)指令譯碼與時(shí)序控制。2.選項(xiàng)A中，指令寄存器屬于控制器專用部件，累加器屬于運(yùn)算器，但未完整涵蓋兩大部件的核心組件。3.選項(xiàng)B的主存儲(chǔ)器屬于獨(dú)立存儲(chǔ)設(shè)備，不屬于CPU內(nèi)部結(jié)構(gòu)。4.選項(xiàng)D的數(shù)據(jù)總線和I/O接口屬于系統(tǒng)總線與外部設(shè)備連接部件，非CPU功能模塊。5.選項(xiàng)C正確：寄存器是CPU內(nèi)部高速存儲(chǔ)單元（如通用寄存器、狀態(tài)寄存器），時(shí)序邏輯電路是控制器實(shí)現(xiàn)指令周期的核心邏輯。2.下列存儲(chǔ)器中，按存取速度由快到慢排列正確的是：【選項(xiàng)】A.寄存器→Cache→主存→磁盤B.Cache→主存→寄存器→磁帶C.主存→寄存器→光盤→CacheD.磁盤→主存→Cache→寄存器【參考答案】A【解析】1.計(jì)算機(jī)存儲(chǔ)層次遵循“速度越快容量越小”原則：寄存器（CPU內(nèi)部）>Cache（SRAM）>主存（DRAM）>磁盤（外存）。2.寄存器直接嵌入CPU，存取周期約1ns；Cache采用SRAM，約10ns；主存約60ns；磁盤機(jī)械操作約10ms。3.選項(xiàng)B、C、D的排序均出現(xiàn)寄存器/Cache/主存的順序錯(cuò)誤。3.下列哪項(xiàng)是計(jì)算機(jī)取指周期完成的主要操作？【選項(xiàng)】A.從內(nèi)存讀取操作數(shù)B.將運(yùn)算結(jié)果寫入累加器C.從內(nèi)存讀取指令并存入指令寄存器D.執(zhí)行算術(shù)邏輯運(yùn)算【參考答案】C【解析】1.指令周期分為取指、譯碼、執(zhí)行、存儲(chǔ)四個(gè)階段。2.取指周期核心操作：程序計(jì)數(shù)器（PC）指向指令地址→地址總線傳輸?shù)刂贰鷥?nèi)存通過(guò)數(shù)據(jù)總線返回指令→指令存入指令寄存器（IR）。3.選項(xiàng)A為數(shù)據(jù)存取階段操作；B/D屬于執(zhí)行周期操作。4.關(guān)于計(jì)算機(jī)總線的描述，錯(cuò)誤的是：【選項(xiàng)】A.地址總線用于傳輸內(nèi)存或I/O端口地址B.數(shù)據(jù)總線傳輸方向不可雙向改變C.控制總線包括時(shí)鐘信號(hào)和中斷請(qǐng)求線D.系統(tǒng)總線是CPU與主存、I/O設(shè)備間通信通道【參考答案】B【解析】1.數(shù)據(jù)總線為雙向傳輸：既可讀取內(nèi)存/I/O數(shù)據(jù)（輸入），也可寫入結(jié)果（輸出）。2.地址總線單向傳輸（CPU→外部），控制總線包含讀/寫、中斷、復(fù)位等信號(hào)（選項(xiàng)A/C/D均正確）。5.補(bǔ)碼表示法的主要優(yōu)勢(shì)是：【選項(xiàng)】A.簡(jiǎn)化硬件電路設(shè)計(jì)B.提高浮點(diǎn)數(shù)精度C.實(shí)現(xiàn)加減法統(tǒng)一運(yùn)算D.擴(kuò)大數(shù)值表示范圍【參考答案】C【解析】1.補(bǔ)碼的核心優(yōu)勢(shì)：將減法轉(zhuǎn)換為加法運(yùn)算（如A-B=A+(-B的補(bǔ)碼)），簡(jiǎn)化ALU設(shè)計(jì)。2.選項(xiàng)A是符號(hào)-數(shù)值編碼的優(yōu)點(diǎn)；B/D與浮點(diǎn)表示或位數(shù)擴(kuò)展相關(guān)。6.浮點(diǎn)數(shù)規(guī)格化處理的目的是：【選項(xiàng)】A.減少運(yùn)算過(guò)程中的舍入誤差B.統(tǒng)一不同精度浮點(diǎn)數(shù)的格式C.使尾數(shù)部分最高有效位為1以提高精度D.加速浮點(diǎn)運(yùn)算器的處理速度【參考答案】C【解析】1.規(guī)格化要求尾數(shù)最高位（二進(jìn)制）為1，確保數(shù)值精度最大化（如0.001×2^3規(guī)格化為0.100×2^1）。2.選項(xiàng)A涉及誤差控制方法（如舍入規(guī)則）；B/D與浮點(diǎn)格式標(biāo)準(zhǔn)或硬件優(yōu)化無(wú)關(guān)。7.基址尋址方式的主要作用是：【選項(xiàng)】A.實(shí)現(xiàn)程序浮動(dòng)加載B.縮短指令長(zhǎng)度C.提高數(shù)組訪問(wèn)效率D.簡(jiǎn)化中斷處理過(guò)程【參考答案】A【解析】1.基址寄存器存儲(chǔ)程序起始物理地址，指令中地址字段為相對(duì)偏移量，程序加載時(shí)無(wú)需修改指令地址（實(shí)現(xiàn)地址重定位）。2.選項(xiàng)C是變址尋址的功能；B/D涉及指令設(shè)計(jì)或中斷機(jī)制。8.中斷處理過(guò)程中，首先執(zhí)行的操作是：【選項(xiàng)】A.保存中斷現(xiàn)場(chǎng)B.識(shí)別中斷源C.執(zhí)行中斷服務(wù)程序D.恢復(fù)現(xiàn)場(chǎng)并返回【參考答案】B【解析】1.中斷響應(yīng)流程：檢測(cè)中斷請(qǐng)求→識(shí)別中斷源（通過(guò)中斷向量表）→保存現(xiàn)場(chǎng)（PC/寄存器）→執(zhí)行服務(wù)程序→恢復(fù)現(xiàn)場(chǎng)。2.選項(xiàng)A在識(shí)別中斷源后執(zhí)行；C/D為后續(xù)步驟。9.主存與Cache之間采用直接映射方式時(shí)，其特點(diǎn)是：【選項(xiàng)】A.沖突率高但實(shí)現(xiàn)簡(jiǎn)單B.空間利用率最高C.需要復(fù)雜替換算法D.適合大容量Cache【參考答案】A【解析】1.直接映射規(guī)則：主存塊只能映射到Cache固定位置（如模運(yùn)算定位）。優(yōu)點(diǎn)為硬件簡(jiǎn)單，缺點(diǎn)為不同主存塊爭(zhēng)奪同一Cache行（沖突率高）。2.選項(xiàng)B描述全相聯(lián)映射；C/D適用于組相聯(lián)映射。10.總線仲裁方式中，集中式獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是：【選項(xiàng)】A.控制邏輯簡(jiǎn)單B.總線優(yōu)先級(jí)動(dòng)態(tài)可調(diào)C.響應(yīng)速度最快D.適用于多處理器系統(tǒng)【參考答案】C【解析】1.獨(dú)立請(qǐng)求方式：每個(gè)設(shè)備有獨(dú)立請(qǐng)求/授權(quán)線，仲裁器并行響應(yīng)，無(wú)設(shè)備輪詢延遲（對(duì)比鏈?zhǔn)讲樵儯?.選項(xiàng)A描述菊花鏈方式；B/D為分布式仲裁特點(diǎn)。11.在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，總線控制權(quán)通常由以下哪個(gè)部件負(fù)責(zé)？A.內(nèi)存控制器B.CPU內(nèi)的總線控制器C.I/O接口D.DMA控制器【選項(xiàng)】A.內(nèi)存控制器B.CPU內(nèi)的總線控制器C.I/O接口D.DMA控制器【參考答案】B【解析】1.總線控制權(quán)的核心在于協(xié)調(diào)多個(gè)設(shè)備對(duì)總線的訪問(wèn)，避免沖突。2.CPU內(nèi)部的總線控制器負(fù)責(zé)統(tǒng)一管理總線請(qǐng)求與響應(yīng)（如是否交權(quán)給DMA），是總線的核心調(diào)度模塊。3.內(nèi)存控制器僅負(fù)責(zé)內(nèi)存讀寫操作，不涉及總線控制權(quán)；I/O接口是設(shè)備連接的橋梁；DMA控制器僅在直接內(nèi)存訪問(wèn)時(shí)臨時(shí)接管總線，長(zhǎng)期控制權(quán)仍歸CPU。12.程序計(jì)數(shù)器（PC）的主要功能是？A.存儲(chǔ)當(dāng)前執(zhí)行的指令B.存放下一條待執(zhí)行指令的地址C.保存運(yùn)算結(jié)果D.存儲(chǔ)操作數(shù)地址【選項(xiàng)】A.存儲(chǔ)當(dāng)前執(zhí)行的指令B.存放下一條待執(zhí)行指令的地址C.保存運(yùn)算結(jié)果D.存儲(chǔ)操作數(shù)地址【參考答案】B【解析】1.程序計(jì)數(shù)器專門用于指示指令執(zhí)行順序，其內(nèi)容為下一條指令的內(nèi)存地址。2.當(dāng)前指令由指令寄存器存儲(chǔ)，運(yùn)算結(jié)果存于累加器或通用寄存器，操作數(shù)地址由地址寄存器管理。13.計(jì)算機(jī)指令系統(tǒng)中，間接尋址方式的特點(diǎn)是？A.指令中直接給出操作數(shù)B.需兩次訪問(wèn)內(nèi)存才能獲取操作數(shù)C.操作數(shù)地址存于通用寄存器D.指令地址域?yàn)闂Ｖ羔槨具x項(xiàng)】A.指令中直接給出操作數(shù)B.需兩次訪問(wèn)內(nèi)存才能獲取操作數(shù)C.操作數(shù)地址存于通用寄存器D.指令地址域?yàn)闂Ｖ羔槨緟⒖即鸢浮緽【解析】1.間接尋址中指令字段存儲(chǔ)的是操作數(shù)地址的地址，需先讀地址A，再根據(jù)A讀操作數(shù)，共兩次訪存。2.A選項(xiàng)描述直接尋址；C選項(xiàng)為寄存器間接尋址；D選項(xiàng)涉及堆棧尋址，均不符合題意。14.下列存儲(chǔ)器類型中，按存取方式分類不屬于“隨機(jī)存取存儲(chǔ)器”的是？A.SRAMB.DRAMC.CacheD.光盤【選項(xiàng)】A.SRAMB.DRAMC.CacheD.光盤【參考答案】D【解析】1.隨機(jī)存取存儲(chǔ)器（RAM）允許直接訪問(wèn)任意地址單元，典型代表為SRAM/DRAM/Cache。2.光盤屬于順序存取設(shè)備（需沿軌道查找數(shù)據(jù)），與RAM原理截然不同。15.浮點(diǎn)數(shù)表示中，階碼的主要作用是？A.決定數(shù)值的精度B.確定小數(shù)點(diǎn)位置C.擴(kuò)大數(shù)值表示范圍D.提高運(yùn)算速度【選項(xiàng)】A.決定數(shù)值的精度B.確定小數(shù)點(diǎn)位置C.擴(kuò)大數(shù)值表示范圍D.提高運(yùn)算速度【參考答案】C【解析】1.浮點(diǎn)數(shù)格式為±尾數(shù)×基數(shù)^階碼，階碼的位數(shù)決定數(shù)值范圍（如8位階碼可表示±2^127）。2.小數(shù)點(diǎn)位置由階碼動(dòng)態(tài)調(diào)整，但核心作用是擴(kuò)展范圍；尾數(shù)決定精度，運(yùn)算速度與硬件設(shè)計(jì)相關(guān)。16.補(bǔ)碼表示法中，十進(jìn)制數(shù)-25的8位二進(jìn)制補(bǔ)碼為？A.10011001B.11100111C.11100110D.10011010【選項(xiàng)】A.10011001B.11100111C.11100110D.10011010【參考答案】B【解析】1.計(jì)算步驟：25的二進(jìn)制為00011001→按位取反得11100110→加1后為11100111。2.A選項(xiàng)為原碼表示；C選項(xiàng)是反碼結(jié)果；D選項(xiàng)不符合計(jì)算流程。17.CPU響應(yīng)中斷請(qǐng)求的時(shí)機(jī)是？A.指令執(zhí)行周期結(jié)束后B.指令取指周期開始時(shí)C.立即暫停當(dāng)前指令D.時(shí)鐘周期上升沿觸發(fā)【選項(xiàng)】A.指令執(zhí)行周期結(jié)束后B.指令取指周期開始時(shí)C.立即暫停當(dāng)前指令D.時(shí)鐘周期上升沿觸發(fā)【參考答案】A【解析】1.CPU需保證指令的原子性，中斷僅能在當(dāng)前指令完成后響應(yīng)，避免執(zhí)行狀態(tài)被破壞。2.B/D選項(xiàng)與中斷響應(yīng)無(wú)關(guān)；C選項(xiàng)違反指令完整性原則，可能引發(fā)系統(tǒng)錯(cuò)誤。18.計(jì)算機(jī)執(zhí)行指令的過(guò)程中，耗時(shí)最長(zhǎng)的階段通常是？A.取指周期B.譯碼周期C.執(zhí)行周期D.中斷處理【選項(xiàng)】A.取指周期B.譯碼周期C.執(zhí)行周期D.中斷處理【參考答案】A【解析】1.取指需通過(guò)總線訪問(wèn)內(nèi)存，受存儲(chǔ)器速度限制（遠(yuǎn)低于CPU頻率）；譯碼和執(zhí)行多在CPU內(nèi)部高速完成。2.中斷處理非常規(guī)階段，其耗時(shí)取決于具體中斷類型。19.用4片存儲(chǔ)容量為16K×8位的RAM芯片擴(kuò)展為64K×8位存儲(chǔ)器，需使用的地址線數(shù)量至少為？A.14條B.16條C.18條D.20條【選項(xiàng)】A.14條B.16條C.18條D.20條【參考答案】B【解析】1.總?cè)萘?4K=2^16，故需16位地址線尋址（2^16=65536）。2.單芯片16K=2^14需14位地址，擴(kuò)展通過(guò)高位地址線選片（片選信號(hào)），地址線總數(shù)不變。20.在補(bǔ)碼加法運(yùn)算中，判斷溢出的正確方法是？A.符號(hào)位進(jìn)位為1B.最高有效位進(jìn)位為1C.符號(hào)位與最高有效位進(jìn)位不同D.運(yùn)算結(jié)果為全1【選項(xiàng)】A.符號(hào)位進(jìn)位為1B.最高有效位進(jìn)位為1C.符號(hào)位與最高有效位進(jìn)位不同D.運(yùn)算結(jié)果為全1【參考答案】C【解析】1.補(bǔ)碼溢出條件：兩同符號(hào)數(shù)相加，結(jié)果符號(hào)改變。2.當(dāng)符號(hào)位進(jìn)位與最高有效位進(jìn)位不同（如符號(hào)位進(jìn)位0而數(shù)值位進(jìn)位1），表明結(jié)果超出表示范圍。3.A/B選項(xiàng)僅為部分條件；D選項(xiàng)是特定值（如-1）未體現(xiàn)溢出本質(zhì)。21.在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中，CPU的寄存器用來(lái)暫存_______。【選項(xiàng)】A.即將被執(zhí)行的指令B.程序計(jì)數(shù)器（PC）的內(nèi)容C.算術(shù)邏輯單元（ALU）的運(yùn)算結(jié)果D.當(dāng)前正在執(zhí)行的指令的操作數(shù)或中間結(jié)果【參考答案】D【解析】CPU寄存器的核心功能是存放當(dāng)前指令的操作數(shù)或中間計(jì)算結(jié)果，以提高運(yùn)算速度。選項(xiàng)A錯(cuò)誤，指令通常存儲(chǔ)于指令寄存器而非通用寄存器；選項(xiàng)B描述的是PC自身的功能；選項(xiàng)C提及的ALU運(yùn)算結(jié)果可能暫存于累加器，但通用寄存器用途更廣。22.若某機(jī)器字長(zhǎng)為8位，采用補(bǔ)碼表示有符號(hào)整數(shù)，其表示范圍是_______?！具x項(xiàng)】A.-127\sim+127B.-128\sim+127C.-128\sim+128D.-127\sim+128【參考答案】B【解析】補(bǔ)碼表示法下，8位有符號(hào)整數(shù)最小值為10000000（-128），最大值01111111（+127）。選項(xiàng)A混淆了原碼范圍；選項(xiàng)C錯(cuò)誤包含+128；選項(xiàng)D是原碼范圍（原碼中+0和-0分開）。23.浮點(diǎn)數(shù)規(guī)格化操作要求尾數(shù)部分滿足_______。【選項(xiàng)】A.最高數(shù)值位為1B.小數(shù)點(diǎn)后第一位為1C.絕對(duì)值大于等于0.5且小于1D.階碼調(diào)整為偶數(shù)【參考答案】C【解析】規(guī)格化浮點(diǎn)數(shù)的尾數(shù)必須滿足|尾數(shù)|∈[0.5,1)，即二進(jìn)制尾數(shù)最高有效位為1（選項(xiàng)A是二進(jìn)制描述，但題目未指定進(jìn)制）。選項(xiàng)B忽略階碼影響；選項(xiàng)D為偶校驗(yàn)概念，與規(guī)格化無(wú)關(guān)。24.Cache的組相聯(lián)映射方式中，主存地址被劃分為_______三部分?！具x項(xiàng)】A.標(biāo)記（Tag）、組號(hào)（Index）、塊偏移（Offset）B.標(biāo)記（Tag）、Cache行號(hào)、塊偏移C.組號(hào)、行號(hào)、字偏移D.目錄號(hào)、Cache地址、數(shù)據(jù)位【參考答案】A【解析】組相聯(lián)映射的主存地址結(jié)構(gòu)包含標(biāo)記（區(qū)分不同組中相同位置的塊）、組號(hào)（定位Cache組）、塊偏移（塊內(nèi)尋址）。選項(xiàng)B未明確“行號(hào)”與組號(hào)關(guān)系；選項(xiàng)C錯(cuò)用“行號(hào)”；選項(xiàng)D概念錯(cuò)誤。25.指令周期中“間址周期”的作用是_______?！具x項(xiàng)】A.更新程序計(jì)數(shù)器B.獲取操作數(shù)的有效地址C.從內(nèi)存讀取操作數(shù)D.執(zhí)行算術(shù)運(yùn)算【參考答案】B【解析】間址周期用于處理間接尋址，將指令中的地址碼轉(zhuǎn)換為操作數(shù)的實(shí)際存儲(chǔ)地址。選項(xiàng)A對(duì)應(yīng)取指周期；選項(xiàng)C屬執(zhí)行周期；選項(xiàng)D為運(yùn)算階段任務(wù)。26.總線的異步通信方式特點(diǎn)是_______?！具x項(xiàng)】A.傳輸速率固定，依靠時(shí)鐘信號(hào)同步B.通過(guò)握手信號(hào)協(xié)調(diào)數(shù)據(jù)交換時(shí)序C.適用于高速長(zhǎng)距離傳輸D.總線上所有設(shè)備共享同一時(shí)鐘【參考答案】B【解析】異步通信采用請(qǐng)求（Request）和應(yīng)答（Acknowledge）信號(hào)協(xié)調(diào)時(shí)序（握手協(xié)議），不依賴統(tǒng)一時(shí)鐘。選項(xiàng)A描述同步通信；選項(xiàng)C錯(cuò)誤，異步適合短距離；選項(xiàng)D為同步總線特性。27.中斷響應(yīng)過(guò)程中，保護(hù)現(xiàn)場(chǎng)的主要目的是_______?！具x項(xiàng)】A.保存中斷服務(wù)程序入口地址B.記錄當(dāng)前指令執(zhí)行狀態(tài)C.存儲(chǔ)中斷屏蔽字D.保存通用寄存器內(nèi)容以便返回原程序【參考答案】D【解析】保護(hù)現(xiàn)場(chǎng)即保存當(dāng)前程序斷點(diǎn)處的寄存器值（如累加器、狀態(tài)寄存器），確保中斷返回后原程序繼續(xù)執(zhí)行。選項(xiàng)A涉及中斷向量表；選項(xiàng)B為程序計(jì)數(shù)器的作用；選項(xiàng)C是中斷屏蔽操作。28.某計(jì)算機(jī)指令格式為：操作碼(6位)\|尋址方式(2位)\|寄存器編號(hào)(4位)\|地址碼(16位)采用直接尋址時(shí)，操作數(shù)的有效地址為_______。【選項(xiàng)】A.寄存器編號(hào)對(duì)應(yīng)的值B.地址碼字段內(nèi)容C.寄存器內(nèi)容加地址碼偏移量D.程序計(jì)數(shù)器內(nèi)容加地址碼偏移【參考答案】B【解析】直接尋址中，指令地址碼直接給出操作數(shù)在內(nèi)存中的地址。選項(xiàng)A對(duì)應(yīng)寄存器尋址；選項(xiàng)C為變址尋址；選項(xiàng)D是相對(duì)尋址。29.虛擬存儲(chǔ)器實(shí)現(xiàn)的主要技術(shù)是_______?！具x項(xiàng)】A.Cache替換算法B.段頁(yè)式存儲(chǔ)管理C.動(dòng)態(tài)內(nèi)存分配D.內(nèi)存鏡像備份【參考答案】B【解析】虛擬存儲(chǔ)器通過(guò)段頁(yè)式管理將物理內(nèi)存與磁盤空間結(jié)合，擴(kuò)大邏輯地址空間。選項(xiàng)A是Cache管理技術(shù)；選項(xiàng)C屬運(yùn)行時(shí)內(nèi)存分配；選項(xiàng)D為容錯(cuò)技術(shù)。30.關(guān)于DMA（直接存儲(chǔ)器訪問(wèn)）方式，正確的是_______?！具x項(xiàng)】A.數(shù)據(jù)傳輸由CPU執(zhí)行指令完成B.傳輸前需CPU初始化DMA控制器C.每次傳輸一個(gè)字節(jié)后中斷CPUD.適用于小批量低速率數(shù)據(jù)傳輸【參考答案】B【解析】DMA傳輸前需CPU設(shè)置起始地址、數(shù)據(jù)量等參數(shù)（初始化），之后由DMA控制器直接操作總線。選項(xiàng)A錯(cuò)誤，DMA代替CPU執(zhí)行傳輸；選項(xiàng)C描述的是中斷驅(qū)動(dòng)I/O；選項(xiàng)D錯(cuò)誤，DMA適合高速大批量傳輸。31.在計(jì)算機(jī)系統(tǒng)中，負(fù)責(zé)將高級(jí)語(yǔ)言程序翻譯成機(jī)器語(yǔ)言程序的系統(tǒng)軟件是（）?！具x項(xiàng)】A.匯編程序B.解釋程序C.編譯程序D.鏈接程序【參考答案】C【解析】1.**編譯程序**的作用是將高級(jí)語(yǔ)言編寫的源程序整體翻譯成目標(biāo)機(jī)器語(yǔ)言程序（如.exe文件），典型代表如C/C++編譯器。2.**解釋程序**（選項(xiàng)B）逐行翻譯并執(zhí)行高級(jí)語(yǔ)言程序（如Python解釋器），不生成獨(dú)立的機(jī)器語(yǔ)言文件。3.**匯編程序**（選項(xiàng)A）將匯編語(yǔ)言翻譯為機(jī)器語(yǔ)言。4.**鏈接程序**（選項(xiàng)D）將多個(gè)目標(biāo)文件合并為可執(zhí)行文件。本題核心考點(diǎn)為翻譯程序的分類及功能區(qū)別，屬高頻考點(diǎn)。32.8位補(bǔ)碼表示的二進(jìn)制數(shù)10110101對(duì)應(yīng)的十進(jìn)制真值是（）。【選項(xiàng)】A.-75B.-53C.181D.-54【參考答案】A【解析】1.補(bǔ)碼最高位為1，表示負(fù)數(shù)。2.按補(bǔ)碼求原碼規(guī)則：符號(hào)位不變，其余位取反后加1，計(jì)算過(guò)程為：10110101→取反得11001010→加1得11001011（對(duì)應(yīng)十進(jìn)制-75）。3.選項(xiàng)B（-53）錯(cuò)誤因直接計(jì)算無(wú)符號(hào)值（10110101=181）且未考慮符號(hào)；選項(xiàng)D（-54）為常見計(jì)算錯(cuò)誤。本題考察補(bǔ)碼轉(zhuǎn)換，屬易錯(cuò)點(diǎn)。33.某計(jì)算機(jī)主存容量為1MB，按字節(jié)編址，Cache容量為64KB，采用直接映射方式，塊大小為256B。則主存地址中區(qū)號(hào)的位數(shù)為（）?！具x項(xiàng)】A.4位B.6位C.8位D.10位【參考答案】B【解析】1.**直接映射規(guī)則**：主存地址=區(qū)號(hào)+塊號(hào)+塊內(nèi)地址。2.**塊內(nèi)地址位數(shù)**：塊大小256B=2?，故塊內(nèi)地址占8位。3.**Cache塊數(shù)**：64KB/256B=256塊，塊號(hào)占8位（2?=256）。4.**主存總地址位數(shù)**：1MB=22?，故主存地址共20位。5.**區(qū)號(hào)位數(shù)**=20位-塊號(hào)8位-塊內(nèi)地址8位=4位？錯(cuò)誤！正確答案：-**區(qū)號(hào)位數(shù)**=主存總?cè)萘?(Cache容量)=1MB/64KB=16區(qū)→區(qū)號(hào)位數(shù)log?16=4位？**糾錯(cuò)**：區(qū)號(hào)實(shí)際位數(shù)為主存地址位數(shù)減Cache地址位數(shù)。Cache地址=塊號(hào)+塊內(nèi)=8+8=16位，主存地址20位，故區(qū)號(hào)=20-16=4位？**解析有誤**！**修正解析**：Cache塊數(shù)256（塊號(hào)8位），主存塊數(shù)=1MB/256B=4096塊（212）。區(qū)塊數(shù)=主存塊數(shù)/Cache塊數(shù)=4096/256=16，故區(qū)號(hào)占4位。本題正確選A，但原參考答案誤選B。實(shí)際應(yīng)為4位，選A。34.IEEE754單精度浮點(diǎn)數(shù)格式中，階碼采用移碼表示。若階碼為10000010，則其對(duì)應(yīng)的真值為（）。【選項(xiàng)】A.130B.3C.-126D.-3【參考答案】B【解析】1.IEEE754單精度浮點(diǎn)數(shù)階碼為8位移碼，偏置常數(shù)127。2.移碼轉(zhuǎn)真值公式：真值=移碼值-127。3.階碼10000010的十進(jìn)制值為130，故真值=130-127=3。4.選項(xiàng)A錯(cuò)誤因未減偏置；選項(xiàng)C（-126）為最小階碼對(duì)應(yīng)值（非規(guī)格化數(shù)）。本題考察浮點(diǎn)數(shù)編碼，屬常考點(diǎn)。35.CPU中用于存放當(dāng)前正在執(zhí)行指令的寄存器是（）。【選項(xiàng)】A.程序計(jì)數(shù)器（PC）B.指令寄存器（IR）C.數(shù)據(jù)寄存器（DR）D.地址寄存器（AR）【參考答案】B【解析】1.**指令寄存器（IR）**：專門存儲(chǔ)當(dāng)前從主存讀出的指令內(nèi)容。2.**程序計(jì)數(shù)器（PC）**（選項(xiàng)A）存放下一條指令地址，**數(shù)據(jù)寄存器**（C）和**地址寄存器**（D）用于數(shù)據(jù)傳輸。3.本題考察CPU核心寄存器功能，屬必考知識(shí)點(diǎn)。二、多選題（共35題）1.關(guān)于二進(jìn)制數(shù)的運(yùn)算，以下說(shuō)法正確的是？【選項(xiàng)】A.兩個(gè)8位二進(jìn)制補(bǔ)碼相加，若最高有效位和次高位同時(shí)產(chǎn)生進(jìn)位，則結(jié)果可能溢出B.兩個(gè)8位二進(jìn)制補(bǔ)碼相減時(shí)，可以將減數(shù)取反加1后，轉(zhuǎn)換為加法運(yùn)算進(jìn)行處理C.16位二進(jìn)制無(wú)符號(hào)整數(shù)的最大值為65535，最小值為0D.原碼表示的整數(shù)在進(jìn)行加減運(yùn)算時(shí)比補(bǔ)碼更簡(jiǎn)便E.補(bǔ)碼運(yùn)算中，正數(shù)的補(bǔ)碼是其自身，負(fù)數(shù)的補(bǔ)碼是符號(hào)位不變、其余取反加1【參考答案】BCE【解析】A錯(cuò)誤，補(bǔ)碼加法溢出條件是最高有效位的進(jìn)位與符號(hào)位的進(jìn)位不同（異或結(jié)果為1）。B正確，補(bǔ)碼減法可通過(guò)"減數(shù)取反加1"轉(zhuǎn)換。C正確，16位無(wú)符號(hào)整數(shù)范圍是0~2^16-1。D錯(cuò)誤，補(bǔ)碼運(yùn)算比原碼更簡(jiǎn)便（不用處理符號(hào)位）。E正確，符合補(bǔ)碼定義。2.關(guān)于計(jì)算機(jī)指令周期的描述，正確的有？【選項(xiàng)】A.指令周期包含取指周期和執(zhí)行周期兩個(gè)階段B.間接尋址指令需要增加間址周期C.中斷周期屬于指令周期的特殊階段D.DMA操作期間CPU仍可執(zhí)行指令E.所有指令的取指周期時(shí)間相同【參考答案】ABC【解析】A正確，基本指令周期包含取指和執(zhí)行。B正確，間址尋址需額外周期獲取操作數(shù)地址。C正確，中斷響應(yīng)會(huì)插入特殊周期。D錯(cuò)誤，DMA期間CPU需讓出總線控制權(quán)。E錯(cuò)誤，不同指令取指時(shí)間可能不同（如變長(zhǎng)指令）。3.下列屬于I/O控制方式的有？【選項(xiàng)】A.程序查詢方式B.中斷驅(qū)動(dòng)方式C.直接存儲(chǔ)器存取(DMA)D.通道控制方式E.同步傳輸方式【參考答案】ABCD【解析】A、B、C、D均為I/O控制方式：程序查詢是CPU輪詢狀態(tài)；中斷方式是設(shè)備主動(dòng)通知；DMA由控制器直接訪問(wèn)內(nèi)存；通道是專用I/O處理器。E屬于數(shù)據(jù)傳輸方式而非控制方式。4.在Cache替換算法中，常用的方法包括？【選項(xiàng)】A.隨機(jī)替換(RAND)B.先進(jìn)先出(FIFO)C.最近最少使用(LRU)D.最優(yōu)替換(OPT)E.最短查找時(shí)間優(yōu)先(SSTF)【參考答案】ABC【解析】A/B/C是實(shí)際應(yīng)用的Cache替換算法：RAND簡(jiǎn)單但效率低；FIFO可能產(chǎn)生Belady異常；LRU基于局部性原理。D雖理論最優(yōu)但無(wú)法實(shí)際實(shí)現(xiàn)；E是磁盤調(diào)度算法，與Cache無(wú)關(guān)。5.關(guān)于匯編語(yǔ)言和高級(jí)語(yǔ)言的區(qū)別，正確的說(shuō)法有？【選項(xiàng)】A.匯編語(yǔ)言程序可移植性比高級(jí)語(yǔ)言更好B.高級(jí)語(yǔ)言需要通過(guò)編譯或解釋執(zhí)行C.匯編語(yǔ)言程序執(zhí)行效率通常低于高級(jí)語(yǔ)言D.高級(jí)語(yǔ)言更接近自然語(yǔ)言E.匯編語(yǔ)言能直接操作硬件寄存器【參考答案】BDE【解析】A錯(cuò)誤，匯編語(yǔ)言依賴硬件架構(gòu)，可移植性差。B正確，高級(jí)語(yǔ)言需轉(zhuǎn)換。C錯(cuò)誤，匯編執(zhí)行效率更高（可直接控制硬件）。D正確，如C/Python更易讀。E正確，匯編可直接訪問(wèn)硬件資源。6.在計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，"堆"和"棧"的特征差異包括？【選項(xiàng)】A.?？臻g由系統(tǒng)自動(dòng)管理，堆空間需手動(dòng)申請(qǐng)釋放B.堆空間地址增長(zhǎng)方向通常是從低地址向高地址C.棧用于存儲(chǔ)局部變量，堆用于動(dòng)態(tài)內(nèi)存分配D.棧的分配速度通常比堆快E.?？臻g大小受系統(tǒng)限制，堆空間理論上可接近整個(gè)內(nèi)存【參考答案】ABDE【解析】C不全面：棧還存儲(chǔ)參數(shù)和返回地址。其余均正確：A描述管理方式；B地址增長(zhǎng)方向（棧通常向下增長(zhǎng)）；D因棧僅移動(dòng)指針；E因棧大小由系統(tǒng)預(yù)設(shè)，堆利用空閑內(nèi)存。7.中斷處理過(guò)程中必須包含的步驟有？【選項(xiàng)】A.保護(hù)中斷現(xiàn)場(chǎng)B.執(zhí)行中斷服務(wù)程序C.恢復(fù)中斷現(xiàn)場(chǎng)D.設(shè)置新的中斷屏蔽字E.進(jìn)行DMA數(shù)據(jù)交換【參考答案】ABC【解析】基本中斷流程必須包含：A（保存寄存器狀態(tài)）、B（執(zhí)行處理邏輯）、C（恢復(fù)現(xiàn)場(chǎng)）。D只在多級(jí)中斷系統(tǒng)中需要，E屬于DMA操作而非中斷必備環(huán)節(jié)。8.在計(jì)算機(jī)體系結(jié)構(gòu)中，屬于數(shù)據(jù)尋址方式的有？【選項(xiàng)】A.立即尋址B.直接尋址C.間接尋址D.寄存器尋址E.相對(duì)尋址【參考答案】ABCDE【解析】全部正確：A（操作數(shù)在指令中）、B（地址在指令中）、C（地址指向的存儲(chǔ)單元存實(shí)際地址）、D（操作數(shù)在寄存器）、E（地址=PC+偏移量）。9.編譯過(guò)程的階段包括？【選項(xiàng)】A.詞法分析B.語(yǔ)法分析C.語(yǔ)義分析D.中間代碼生成E.目標(biāo)代碼優(yōu)化【參考答案】ABCDE【解析】完整編譯流程：A（識(shí)別單詞）→B（語(yǔ)法樹構(gòu)建）→C（類型檢查）→D（生成中間表示）→E（機(jī)器無(wú)關(guān)優(yōu)化）。選項(xiàng)涵蓋所有主要階段。10.下列屬于計(jì)算機(jī)網(wǎng)絡(luò)體系結(jié)構(gòu)層次的是？【選項(xiàng)】A.物理層B.數(shù)據(jù)鏈路層C.傳輸層D.應(yīng)用層E.表示層【參考答案】ABCD【解析】OSI七層模型包含全部選項(xiàng)，但TCP/IP五層模型刪減為：物理層（A）、數(shù)據(jù)鏈路層（B）、網(wǎng)絡(luò)層、傳輸層（C）、應(yīng)用層（D）。E表示層屬于OSI模型但不在TCP/IP中，實(shí)際考試常以主流體系為準(zhǔn)。11.下列有關(guān)計(jì)算機(jī)中數(shù)的表示方法的敘述中，正確的有A.二進(jìn)制數(shù)的基數(shù)最小，僅有0和1兩個(gè)數(shù)碼B.一個(gè)十六進(jìn)制數(shù)的末位是F，轉(zhuǎn)換為十進(jìn)制后該數(shù)的末位一定是1C.八進(jìn)制數(shù)237的十進(jìn)制表示是\(2\times8^2+3\times8^1+7\times8^0\)D.十進(jìn)制負(fù)數(shù)的補(bǔ)碼等于其反碼加1E.采用補(bǔ)碼表示時(shí)，0的表示是唯一的【選項(xiàng)】A.二進(jìn)制數(shù)的基數(shù)最小，僅有0和1兩個(gè)數(shù)碼B.一個(gè)十六進(jìn)制數(shù)的末位是F，轉(zhuǎn)換為十進(jìn)制后該數(shù)的末位一定是1C.八進(jìn)制數(shù)237的十進(jìn)制表示是\(2\times8^2+3\times8^1+7\times8^0\)D.十進(jìn)制負(fù)數(shù)的補(bǔ)碼等于其反碼加1E.采用補(bǔ)碼表示時(shí)，0的表示是唯一的【參考答案】A,C,D,E【解析】A正確：二進(jìn)制基數(shù)確實(shí)最?。?），僅包含0和1。B錯(cuò)誤：十六進(jìn)制末位F代表十進(jìn)制15，末位為5而非1。C正確：八進(jìn)制轉(zhuǎn)十進(jìn)制按權(quán)展開計(jì)算正確。D正確：負(fù)數(shù)的補(bǔ)碼等于反碼加1是補(bǔ)碼定義。E正確：補(bǔ)碼表示中+0和-0的編碼相同（全0），故唯一。12.以下關(guān)于原碼、反碼和補(bǔ)碼的敘述，正確的有A.8位二進(jìn)制補(bǔ)碼表示的范圍是-128～+127B.正數(shù)的原碼、反碼和補(bǔ)碼均相同C.負(fù)數(shù)的反碼等于其原碼符號(hào)位不變，數(shù)值位取反D.補(bǔ)碼的加減法運(yùn)算比原碼更簡(jiǎn)單E.原碼的表示范圍大于補(bǔ)碼的表示范圍【選項(xiàng)】A.8位二進(jìn)制補(bǔ)碼表示的范圍是-128～+127B.正數(shù)的原碼、反碼和補(bǔ)碼均相同C.負(fù)數(shù)的反碼等于其原碼符號(hào)位不變，數(shù)值位取反D.補(bǔ)碼的加減法運(yùn)算比原碼更簡(jiǎn)單E.原碼的表示范圍大于補(bǔ)碼的表示范圍【參考答案】A,B,C,D【解析】A正確：8位補(bǔ)碼最小值-128（10000000），最大值+127（01111111）。B正確：正數(shù)的三種碼形式一致。C正確：負(fù)數(shù)反碼定義即符號(hào)位保留，數(shù)值位按位取反。D正確：補(bǔ)碼統(tǒng)一加減法為加法運(yùn)算，簡(jiǎn)化設(shè)計(jì)。E錯(cuò)誤：補(bǔ)碼比原碼多表示一個(gè)負(fù)數(shù)（-128），范圍更大。13.以下關(guān)于指令系統(tǒng)的敘述中，正確的有A.指令操作碼的長(zhǎng)度決定了指令系統(tǒng)的最大指令數(shù)量B.零地址指令不需要操作數(shù)地址C.間接尋址方式中需訪問(wèn)內(nèi)存兩次D.指令周期由取指周期和執(zhí)行周期構(gòu)成E.RISC指令系統(tǒng)的指令種類通常比CISC更多【選項(xiàng)】A.指令操作碼的長(zhǎng)度決定了指令系統(tǒng)的最大指令數(shù)量B.零地址指令不需要操作數(shù)地址C.間接尋址方式中需訪問(wèn)內(nèi)存兩次D.指令周期由取指周期和執(zhí)行周期構(gòu)成E.RISC指令系統(tǒng)的指令種類通常比CISC更多【參考答案】A,B,C,D【解析】A正確：n位操作碼最多支持\(2^n\)條指令。B正確：零地址指令隱含操作數(shù)位置（如棧頂）。C正確：間接尋址需先取地址，再取其內(nèi)容。D正確：指令周期包含取指和執(zhí)行兩階段（中斷時(shí)加間址周期）。E錯(cuò)誤：RISC指令精簡(jiǎn)，CISC指令復(fù)雜且數(shù)量多。14.Cache在計(jì)算機(jī)系統(tǒng)中的作用包括A.彌補(bǔ)CPU與主存之間的速度差異B.通過(guò)局部性原理提高數(shù)據(jù)訪問(wèn)效率C.完全替代主存以降低系統(tǒng)成本D.采用虛擬地址映射提高命中率E.命中率=訪問(wèn)Cache次數(shù)/總訪問(wèn)次數(shù)【選項(xiàng)】A.彌補(bǔ)CPU與主存之間的速度差異B.通過(guò)局部性原理提高數(shù)據(jù)訪問(wèn)效率C.完全替代主存以降低系統(tǒng)成本D.采用虛擬地址映射提高命中率E.命中率=訪問(wèn)Cache次數(shù)/總訪問(wèn)次數(shù)【參考答案】A,B,E【解析】A正確：Cache作為高速緩存，緩解CPU-主存速度差。B正確：時(shí)間/空間局部性是Cache設(shè)計(jì)的理論基礎(chǔ)。C錯(cuò)誤：Cache容量遠(yuǎn)小于主存，無(wú)法替代主存。D錯(cuò)誤：Cache通常用物理地址映射，虛擬地址映射由MMU處理。E正確：命中率定義即Cache有效訪問(wèn)占比。15.總線控制方式中，同步總線與異步總線的區(qū)別在于A.同步總線需時(shí)鐘信號(hào)協(xié)調(diào)傳輸B.異步總線采用握手協(xié)議控制時(shí)序C.同步總線速度通?？煊诋惒娇偩€D.異步總線適用于高速設(shè)備互聯(lián)E.同步總線對(duì)時(shí)鐘偏移更敏感【選項(xiàng)】A.同步總線需時(shí)鐘信號(hào)協(xié)調(diào)傳輸B.異步總線采用握手協(xié)議控制時(shí)序C.同步總線速度通常快于異步總線D.異步總線適用于高速設(shè)備互聯(lián)E.同步總線對(duì)時(shí)鐘偏移更敏感【參考答案】A,B,C,E【解析】A正確：同步總線依靠統(tǒng)一時(shí)鐘同步操作。B正確：異步總線通過(guò)請(qǐng)求/應(yīng)答信號(hào)協(xié)調(diào)時(shí)序。C正確：同步總線無(wú)握手開銷，速率更高。D錯(cuò)誤：異步總線因靈活性常用于速度差異大的設(shè)備。E正確：同步總線中時(shí)鐘抖動(dòng)易導(dǎo)致傳輸錯(cuò)誤。16.以下屬于輸入輸出控制方式的有A.程序查詢方式B.中斷方式C.DMA方式D.通道方式E.總線復(fù)用方式【選項(xiàng)】A.程序查詢方式B.中斷方式C.DMA方式D.通道方式E.總線復(fù)用方式【參考答案】A,B,C,D【解析】A正確：CPU主動(dòng)輪詢?cè)O(shè)備狀態(tài)。B正確：設(shè)備就緒后主動(dòng)通知CPU。C正確：DMA控制器直接管理數(shù)據(jù)傳輸。D正確：通道是專用I/O處理器，可獨(dú)立執(zhí)行通道程序。E錯(cuò)誤：總線復(fù)用是總線設(shè)計(jì)技術(shù)，不屬I/O控制方式。17.以下關(guān)于CPU組成部件的描述，錯(cuò)誤的是A.運(yùn)算器負(fù)責(zé)邏輯運(yùn)算和算術(shù)運(yùn)算B.控制器生成指令執(zhí)行所需的控制信號(hào)C.寄存器組屬于主存的一部分D.程序計(jì)數(shù)器（PC）存放當(dāng)前指令的操作碼E.狀態(tài)寄存器保存ALU運(yùn)算后的標(biāo)志位【選項(xiàng)】A.運(yùn)算器負(fù)責(zé)邏輯運(yùn)算和算術(shù)運(yùn)算B.控制器生成指令執(zhí)行所需的控制信號(hào)C.寄存器組屬于主存的一部分D.程序計(jì)數(shù)器（PC）存放當(dāng)前指令的操作碼E.狀態(tài)寄存器保存ALU運(yùn)算后的標(biāo)志位【參考答案】C,D【解析】A正確：運(yùn)算器核心功能為算術(shù)邏輯運(yùn)算。B正確：控制器通過(guò)微操作信號(hào)控制指令執(zhí)行流程。C錯(cuò)誤：寄存器組位于CPU內(nèi)部，非主存部分。D錯(cuò)誤：PC存放下一條指令地址，操作碼存于指令寄存器。E正確：狀態(tài)寄存器（如PSW）存溢出/進(jìn)位等標(biāo)志。18.下列屬于馮·諾依曼體系結(jié)構(gòu)核心思想的有A.采用二進(jìn)制表示數(shù)據(jù)和指令B.計(jì)算機(jī)由五大部件構(gòu)成C.程序和數(shù)據(jù)以同等地位存于存儲(chǔ)器D.指令按順序串行執(zhí)行E.必須采用流水線技術(shù)提升效率【選項(xiàng)】A.采用二進(jìn)制表示數(shù)據(jù)和指令B.計(jì)算機(jī)由五大部件構(gòu)成C.程序和數(shù)據(jù)以同等地位存于存儲(chǔ)器D.指令按順序串行執(zhí)行E.必須采用流水線技術(shù)提升效率【參考答案】A,B,C,D【解析】A正確：馮氏體系采用二進(jìn)制編碼。B正確：五大部件為運(yùn)算器、控制器、存儲(chǔ)器、輸入/輸出設(shè)備。C正確：存儲(chǔ)程序思想的核心即統(tǒng)一存儲(chǔ)程序與數(shù)據(jù)。D正確：早期設(shè)計(jì)默認(rèn)順序執(zhí)行（現(xiàn)代CPU支持亂序執(zhí)行）。E錯(cuò)誤：流水線是后續(xù)性能優(yōu)化技術(shù)，非馮氏體系核心要求。19.中斷處理過(guò)程中必須包含的步驟有A.保護(hù)中斷現(xiàn)場(chǎng)B.執(zhí)行中斷服務(wù)程序C.恢復(fù)中斷現(xiàn)場(chǎng)D.中斷判優(yōu)確定響應(yīng)順序E.將中斷類型碼送入累加器【選項(xiàng)】A.保護(hù)中斷現(xiàn)場(chǎng)B.執(zhí)行中斷服務(wù)程序C.恢復(fù)中斷現(xiàn)場(chǎng)D.中斷判優(yōu)確定響應(yīng)順序E.將中斷類型碼送入累加器【參考答案】A,B,C,D【解析】A正確：需保存PC、寄存器等現(xiàn)場(chǎng)信息（通常壓入堆棧）。B正確：內(nèi)核步驟即執(zhí)行ISR處理中斷請(qǐng)求。C正確：返回前需恢復(fù)原程序現(xiàn)場(chǎng)。D正確：多個(gè)中斷同時(shí)發(fā)生時(shí)需優(yōu)先級(jí)裁決。E錯(cuò)誤：中斷類型碼通常送中斷向量表或?qū)Ｓ眉拇嫫?，非累加器?0.以下關(guān)于校驗(yàn)碼的敘述，正確的有A.奇偶校驗(yàn)碼可檢測(cè)奇數(shù)個(gè)錯(cuò)誤位B.海明碼能糾正1位錯(cuò)誤C.CRC碼常用于網(wǎng)絡(luò)數(shù)據(jù)傳輸D.奇偶校驗(yàn)碼可檢測(cè)出所有偶數(shù)個(gè)錯(cuò)誤E.海明碼的最小碼距為3【選項(xiàng)】A.奇偶校驗(yàn)碼可檢測(cè)奇數(shù)個(gè)錯(cuò)誤位B.海明碼能糾正1位錯(cuò)誤C.CRC碼常用于網(wǎng)絡(luò)數(shù)據(jù)傳輸D.奇偶校驗(yàn)碼可檢測(cè)出所有偶數(shù)個(gè)錯(cuò)誤E.海明碼的最小碼距為3【參考答案】A,B,C,E【解析】A正確：奇偶校驗(yàn)對(duì)奇數(shù)位錯(cuò)誤敏感。B正確：海明碼設(shè)計(jì)可糾正單比特錯(cuò)誤。C正確：CRC廣泛用于以太網(wǎng)、磁盤等數(shù)據(jù)校驗(yàn)。D錯(cuò)誤：偶數(shù)個(gè)錯(cuò)誤可能導(dǎo)致校驗(yàn)位不變，無(wú)法檢出。E正確：海明碼最小碼距為3（可糾1檢2）。21.下列哪些部件屬于CPU的組成部分？【選項(xiàng)】A.運(yùn)算器B.控制器C.高速緩存（Cache）D.主板E.內(nèi)存儲(chǔ)器【參考答案】AB【解析】1.CPU由運(yùn)算器和控制器組成，運(yùn)算器負(fù)責(zé)算術(shù)和邏輯運(yùn)算，控制器負(fù)責(zé)指令的執(zhí)行流程控制。2.高速緩存（Cache）雖與CPU密切關(guān)聯(lián)，但屬于存儲(chǔ)器層次結(jié)構(gòu)的一部分，并非CPU的直接組成部分。3.主板是硬件平臺(tái)的基礎(chǔ)載體，內(nèi)存儲(chǔ)器（如RAM）屬于獨(dú)立存儲(chǔ)設(shè)備，均不屬于CPU。22.馮·諾依曼體系結(jié)構(gòu)的核心要點(diǎn)包括哪些？【選項(xiàng)】A.采用二進(jìn)制表示指令和數(shù)據(jù)B.程序和數(shù)據(jù)存儲(chǔ)在同一個(gè)存儲(chǔ)器中C.計(jì)算機(jī)由五大部分組成（運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備）D.采用并行計(jì)算提高性能E.指令按地址順序執(zhí)行【參考答案】ABCE【解析】1.A正確，二進(jìn)制是馮·諾依曼體系的基礎(chǔ)設(shè)計(jì)。2.B正確，程序和數(shù)據(jù)統(tǒng)一存儲(chǔ)是核心特征。3.C正確，五大部分構(gòu)成計(jì)算機(jī)的完整邏輯結(jié)構(gòu)。4.D錯(cuò)誤，并行計(jì)算是后續(xù)體系結(jié)構(gòu)的優(yōu)化方向，非原始設(shè)計(jì)要點(diǎn)。5.E正確，指令順序執(zhí)行是該體系的基本控制方式。23.下列設(shè)備中屬于計(jì)算機(jī)輸出設(shè)備的是？【選項(xiàng)】A.打印機(jī)B.繪圖儀C.掃描儀D.顯示器E.調(diào)制解調(diào)器【參考答案】ABD【解析】1.打印機(jī)、繪圖儀和顯示器直接輸出信息（文字、圖形、圖像），屬于輸出設(shè)備。2.掃描儀為輸入設(shè)備，用于將外部信息轉(zhuǎn)換為數(shù)字信號(hào)。3.調(diào)制解調(diào)器既有輸入功能（接收信號(hào)）又有輸出功能（發(fā)送信號(hào)），屬于雙向通信設(shè)備。24.以下尋址方式中，能夠訪問(wèn)內(nèi)存單元的是？【選項(xiàng)】A.立即尋址B.直接尋址C.寄存器間接尋址D.寄存器尋址E.基址尋址【參考答案】BCE【解析】1.立即尋址的操作數(shù)包含在指令中，無(wú)需訪問(wèn)內(nèi)存（如MOVAX,5）。2.直接尋址通過(guò)指令中的地址直接訪問(wèn)內(nèi)存單元（如MOVAX,[2000H]）。3.寄存器間接尋址通過(guò)寄存器存儲(chǔ)的地址訪問(wèn)內(nèi)存（如MOVAX,[BX]）。4.寄存器尋址僅操作寄存器內(nèi)容，不涉及內(nèi)存（如MOVAX,BX）。5.基址尋址利用基址寄存器加偏移量計(jì)算內(nèi)存地址（如MOVAX,[BP+10H]）。25.兩個(gè)8位二進(jìn)制補(bǔ)碼數(shù)相加可能發(fā)生溢出的情況是？【選項(xiàng)】A.正數(shù)加正數(shù)B.負(fù)數(shù)加負(fù)數(shù)C.正數(shù)加負(fù)數(shù)D.正數(shù)減負(fù)數(shù)E.負(fù)數(shù)減正數(shù)【參考答案】AB【解析】1.補(bǔ)碼溢出發(fā)生于符號(hào)位進(jìn)位異常：兩正數(shù)相加結(jié)果符號(hào)為負(fù)（A正確），或兩負(fù)數(shù)相加結(jié)果符號(hào)為正（B正確）。2.正數(shù)與負(fù)數(shù)相加（C）或相減（D、E）結(jié)果不會(huì)超出表示范圍，因數(shù)值相互抵消，不會(huì)溢出。26.中斷處理過(guò)程中，正確的步驟順序是？【選項(xiàng)】A.執(zhí)行中斷服務(wù)程序→中斷響應(yīng)→保護(hù)現(xiàn)場(chǎng)→恢復(fù)現(xiàn)場(chǎng)B.中斷響應(yīng)→保護(hù)現(xiàn)場(chǎng)→執(zhí)行中斷服務(wù)程序→恢復(fù)現(xiàn)場(chǎng)C.保護(hù)現(xiàn)場(chǎng)→中斷響應(yīng)→執(zhí)行中斷服務(wù)程序→中斷返回D.中斷請(qǐng)求→保護(hù)現(xiàn)場(chǎng)→中斷響應(yīng)→恢復(fù)現(xiàn)場(chǎng)E.中斷請(qǐng)求→中斷響應(yīng)→保護(hù)現(xiàn)場(chǎng)→執(zhí)行中斷服務(wù)程序→恢復(fù)現(xiàn)場(chǎng)【參考答案】BE【解析】1.B符合標(biāo)準(zhǔn)流程：響應(yīng)中斷請(qǐng)求后，先保護(hù)當(dāng)前寄存器狀態(tài)，再執(zhí)行服務(wù)程序，最后恢復(fù)現(xiàn)場(chǎng)。2.E補(bǔ)充了完整步驟：從請(qǐng)求開始，到響應(yīng)、保護(hù)現(xiàn)場(chǎng)、執(zhí)行服務(wù)程序、恢復(fù)現(xiàn)場(chǎng)。3.A錯(cuò)在“執(zhí)行程序”在前；C漏掉中斷請(qǐng)求與響應(yīng)；D順序混亂（保護(hù)現(xiàn)場(chǎng)應(yīng)在響應(yīng)后）。27.下列屬于I/O控制方式的是？【選項(xiàng)】A.程序查詢方式B.中斷驅(qū)動(dòng)方式C.DMA方式D.通道控制方式E.總線復(fù)用方式【參考答案】ABCD【解析】1.A、B、C、D均為I/O控制標(biāo)準(zhǔn)方式：-程序查詢：CPU主動(dòng)輪詢?cè)O(shè)備狀態(tài)。-中斷驅(qū)動(dòng)：設(shè)備就緒時(shí)通知CPU。-DMA：由專用控制器直接管理數(shù)據(jù)傳輸。-通道：通過(guò)獨(dú)立I/O處理器控制多設(shè)備。2.E中“總線復(fù)用”屬于總線設(shè)計(jì)技術(shù)（如地址/數(shù)據(jù)線共用），與控制方式無(wú)關(guān)。28.計(jì)算機(jī)系統(tǒng)中總線的分類包括？【選項(xiàng)】A.數(shù)據(jù)總線B.地址總線C.控制總線D.系統(tǒng)總線E.擴(kuò)展總線【參考答案】ABC【解析】1.按功能劃分，總線包括數(shù)據(jù)總線（傳輸數(shù)據(jù)）、地址總線（指定內(nèi)存位置）和控制總線（傳輸命令/狀態(tài)信號(hào)）。2.D的“系統(tǒng)總線”和E的“擴(kuò)展總線”是按層次劃分的物理總線類型（如PCI總線屬于擴(kuò)展總線），不屬于功能分類標(biāo)準(zhǔn)。29.存儲(chǔ)器的層次結(jié)構(gòu)包括哪些？【選項(xiàng)】A.寄存器B.高速緩存C.主存儲(chǔ)器D.輔助存儲(chǔ)器E.虛擬緩存【參考答案】ABCD【解析】1.存儲(chǔ)器層次由高到低為：寄存器→高速緩存（Cache）→主存（RAM）→輔存（磁盤等）。2.“虛擬緩存”為干擾項(xiàng)，緩存機(jī)制基于物理硬件（如L1/L2Cache），虛擬存儲(chǔ)技術(shù)依賴主存與磁盤交換數(shù)據(jù)。30.指令周期包含的主要階段是？【選項(xiàng)】A.取指周期B.譯碼周期C.執(zhí)行周期D.中斷周期E.存儲(chǔ)周期【參考答案】ABC【解析】1.基本指令周期分為取指（從內(nèi)存讀取指令）、譯碼（解析指令操作）和執(zhí)行（完成運(yùn)算/存?。?。2.D“中斷周期”僅在中斷發(fā)生時(shí)插入，E“存儲(chǔ)周期”屬于存儲(chǔ)器訪問(wèn)時(shí)間概念，非指令周期階段。31.以下關(guān)于計(jì)算機(jī)中數(shù)據(jù)表示的說(shuō)法，正確的有哪幾項(xiàng)？【選項(xiàng)】A.補(bǔ)碼表示法中，數(shù)值0的表示是唯一的B.反碼常用于浮點(diǎn)數(shù)的階碼表示C.移碼的符號(hào)位可直觀反映數(shù)值大小關(guān)系D.奇偶校驗(yàn)碼只能檢測(cè)奇數(shù)個(gè)錯(cuò)誤位E.十六進(jìn)制數(shù)A3H轉(zhuǎn)換為二進(jìn)制后為10100011B【參考答案】ACDE【解析】A正確，補(bǔ)碼中0的表示形式唯一（全0）；B錯(cuò)誤，浮點(diǎn)數(shù)階碼常用移碼表示；C正確，移碼符號(hào)位0表示負(fù)數(shù)，1表示正數(shù)；D正確，奇偶校驗(yàn)無(wú)法檢測(cè)偶數(shù)位錯(cuò)誤；E正確，A3H=10100011B。32.下列哪些屬于CPU的組成部分？【選項(xiàng)】A.算術(shù)邏輯單元(ALU)B.指令寄存器(IR)C.磁盤控制器D.地址譯碼器E.程序計(jì)數(shù)器(PC)【參考答案】ABE【解析】A正確，ALU是CPU運(yùn)算核心；B正確，IR存儲(chǔ)當(dāng)前執(zhí)行指令；E正確，PC存儲(chǔ)下條指令地址；C錯(cuò)誤，屬于I/O設(shè)備控制器；D錯(cuò)誤，屬于存儲(chǔ)器部件。33.關(guān)于存儲(chǔ)系統(tǒng)的描述，正確的有？【選項(xiàng)】A.RAM斷電后數(shù)據(jù)必然丟失B.ROM可通過(guò)特殊設(shè)備重復(fù)寫入C.Cache采用SRAM提升訪問(wèn)速度D.虛擬存儲(chǔ)技術(shù)依賴外存擴(kuò)展內(nèi)存E.組相聯(lián)映射兼具直接映射與全相聯(lián)映射特點(diǎn)【參考答案】BCDE【解析】A錯(cuò)誤，NVRAM（如Flash）斷電不丟失；B正確，EPROM/EEPROM可重復(fù)編程；C正確，Cache用高速SRAM實(shí)現(xiàn)；D正確，虛擬存儲(chǔ)通過(guò)磁盤擴(kuò)展邏輯地址空間；E正確，組相聯(lián)是折中方案。34.下列尋址方式中屬于立即尋址特點(diǎn)的是？【選項(xiàng)】A.操作數(shù)在指令中直接給出B.指令執(zhí)行無(wú)需訪存C.適用于給寄存器賦初值D.有效地址由基址寄存器計(jì)算E.操作數(shù)地址存放在寄存器中【參考答案】ABC【解析】立即尋址特點(diǎn)：A操作數(shù)嵌入指令；B直接獲取無(wú)需訪存；C適合初始化；D是基址尋址；E是寄存器間接尋址。35.總線仲裁方式包含以下哪些類型？【選項(xiàng)】A.集中式仲裁B.分布式仲裁C.同步傳輸仲裁D.計(jì)數(shù)器定時(shí)查詢E.獨(dú)立請(qǐng)求仲裁【參考答案】ABDE【解析】總線仲裁主要方式：A集中式（含D計(jì)數(shù)器查詢/E獨(dú)立請(qǐng)求）；B分布式；C是傳輸同步方式，非仲裁類型。三、判斷題（共30題）1.計(jì)算機(jī)中運(yùn)算器和控制器集成在中央處理器（CPU）中，而存儲(chǔ)器不包括在內(nèi)?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】計(jì)算機(jī)五大部件包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。運(yùn)算器和控制器集成在CPU內(nèi)，存儲(chǔ)器（如內(nèi)存、硬盤）是獨(dú)立于CPU的外部設(shè)備，故題干描述正確。2.二進(jìn)制補(bǔ)碼的設(shè)計(jì)目的是為了簡(jiǎn)化計(jì)算機(jī)中的減法運(yùn)算，將其轉(zhuǎn)換為加法運(yùn)算?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】補(bǔ)碼表示法使符號(hào)位參與運(yùn)算，無(wú)需額外處理正負(fù)號(hào)，減法可通過(guò)補(bǔ)碼加法實(shí)現(xiàn)，簡(jiǎn)化了硬件電路設(shè)計(jì)，題干描述符合補(bǔ)碼的核心作用。3.浮點(diǎn)數(shù)在計(jì)算機(jī)中的表示一般采用標(biāo)準(zhǔn)化形式，即尾數(shù)的最高位為1?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】浮點(diǎn)數(shù)標(biāo)準(zhǔn)化要求尾數(shù)部分滿足規(guī)格化條件，二進(jìn)制下尾數(shù)最高位必須為1（類似十進(jìn)制科學(xué)計(jì)數(shù)法要求首位非零），題干描述正確。4.指令周期的取指階段不僅獲取操作碼，還會(huì)同時(shí)讀取操作數(shù)?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】取指階段僅從內(nèi)存中取出指令的操作碼部分，操作數(shù)的地址解析和讀取需在譯碼和執(zhí)行階段完成，題干混淆了指令周期各階段功能。5.中斷發(fā)生時(shí)，程序計(jì)數(shù)器（PC）的內(nèi)容由操作系統(tǒng)軟件保存至堆棧。【選項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】中斷響應(yīng)時(shí)，PC值由硬件自動(dòng)保存至系統(tǒng)?；蛱囟拇嫫鳎员ＷC中斷返回后能繼續(xù)執(zhí)行原程序，軟件不直接參與此過(guò)程，題干描述錯(cuò)誤。6.Cache與主存之間的地址映射方式中，直接映射的靈活性較低但實(shí)現(xiàn)簡(jiǎn)單?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】直接映射規(guī)定主存塊只能存入Cache的固定行，沖突率高但硬件開銷小；全相連和組相連映射更靈活但復(fù)雜度高，題干對(duì)直接映射的特點(diǎn)描述正確。7.虛擬存儲(chǔ)器技術(shù)通過(guò)磁盤擴(kuò)展了主存的實(shí)際物理容量?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】虛擬存儲(chǔ)器利用磁盤空間模擬邏輯地址空間，使程序可使用超出物理內(nèi)存的地址范圍，但并未擴(kuò)展物理主存容量，題干偷換了概念。8.總線仲裁的集中式控制方式由獨(dú)立的中央仲裁器決定總線使用權(quán)分配?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】集中式仲裁通過(guò)總線控制器（如鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢）統(tǒng)一管理設(shè)備請(qǐng)求，是常見的總線控制策略，題干描述符合其定義。9.ASCII編碼采用7位二進(jìn)制數(shù)表示128個(gè)字符，擴(kuò)展ASCII碼使用8位表示256個(gè)字符?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】標(biāo)準(zhǔn)ASCII碼定義7位編碼，擴(kuò)展版本利用第八位增加特殊符號(hào)，總編碼空間為256個(gè)，題干對(duì)ASCII碼的位數(shù)和范圍描述準(zhǔn)確。10.在DMA（直接存儲(chǔ)器訪問(wèn)）方式與程序中斷方式同時(shí)請(qǐng)求時(shí)，DMA的優(yōu)先級(jí)通常更高。【選項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】DMA用于高速外設(shè)數(shù)據(jù)傳輸，若等待中斷響應(yīng)可能導(dǎo)致數(shù)據(jù)丟失，因此其優(yōu)先級(jí)高于普通中斷，題干符合DMA的實(shí)時(shí)性設(shè)計(jì)要求。11.算術(shù)邏輯單元（ALU）是計(jì)算機(jī)中央處理器（CPU）中負(fù)責(zé)執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算的核心部件，控制器負(fù)責(zé)指令的譯碼和執(zhí)行控制?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】1.根據(jù)計(jì)算機(jī)組成原理，CPU由運(yùn)算器和控制器組成，其中運(yùn)算器包含ALU；2.ALU專門負(fù)責(zé)算術(shù)運(yùn)算（如加減乘除）和邏輯運(yùn)算（如與或非）；3.控制器通過(guò)指令譯碼產(chǎn)生控制信號(hào)，協(xié)調(diào)各部件工作方向符合題干描述。12.ROM（只讀存儲(chǔ)器）中的數(shù)據(jù)只能讀取不能修改，斷電后數(shù)據(jù)不會(huì)丟失?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】1.題干前半部分錯(cuò)誤：ROM通常不可寫，但現(xiàn)代EEPROM、FlashROM等可通過(guò)特定操作修改數(shù)據(jù)；2.后半部分正確：ROM為非易失性存儲(chǔ)器，斷電后數(shù)據(jù)保留；3.綜合題干整體表述存在事實(shí)性錯(cuò)誤因此選擇“錯(cuò)誤”。13.在計(jì)算機(jī)總線結(jié)構(gòu)中，異步總線通過(guò)統(tǒng)一的時(shí)鐘信號(hào)同步數(shù)據(jù)傳輸，而同步總線無(wú)需時(shí)鐘控制?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】1.概念混淆：同步總線依賴時(shí)鐘信號(hào)協(xié)調(diào)傳輸時(shí)序；2.異步總線通過(guò)握手信號(hào)（如READY、ACK）實(shí)現(xiàn)異步協(xié)調(diào)，無(wú)需統(tǒng)一時(shí)鐘；3.題干對(duì)同步/異步總線的定義顛倒故為錯(cuò)誤。14.DMA（直接存儲(chǔ)器訪問(wèn)）方式下，數(shù)據(jù)在I/O設(shè)備與內(nèi)存間傳輸需經(jīng)過(guò)CPU的寄存器中轉(zhuǎn)。【選項(xiàng)】正確/錯(cuò)誤【參考答案】錯(cuò)誤【解析】1.DMA的核心特點(diǎn)是數(shù)據(jù)直接在外設(shè)與內(nèi)存間傳輸；2.傳輸過(guò)程由DMA控制器接管總線，完全繞過(guò)CPU；3.題干中“需經(jīng)過(guò)CPU寄存器中轉(zhuǎn)”違背DMA設(shè)計(jì)原理故錯(cuò)誤。15.指令周期是指CPU從主存中取出一條指令并執(zhí)行該指令所需的時(shí)間，包含多個(gè)時(shí)鐘周期?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】1.指令周期由取指、譯碼、執(zhí)行等階段構(gòu)成；2.每個(gè)階段需占用至少一個(gè)時(shí)鐘周期完成操作；3.題干對(duì)指令周期與時(shí)鐘周期關(guān)系的描述準(zhǔn)確無(wú)誤。16.二進(jìn)制數(shù)1011.101對(duì)應(yīng)的十進(jìn)制數(shù)為11.625?！具x項(xiàng)】正確/錯(cuò)誤【參考答案】正確【解析】1.整數(shù)部分計(jì)算：1×23+0×22+1×21+1×2?=8+0+2+1=11；2.小數(shù)部分計(jì)算：1×2?1+0×2?2+1×2?3=0.5+0+0.125=0.625；3.合并結(jié)果為11