第12章FPGA硬件電路的設(shè)計

12.1FPGA最小系統(tǒng)12.1.1FPGA芯片引腳介紹12.1.2電源電路的設(shè)計12.1.3濾波電容電路模塊的設(shè)計12.1.4JTAG調(diào)試與AS下載電路的設(shè)計12.1.5時鐘電路的設(shè)計12.1.6復(fù)位電路的設(shè)計12.1.7鎖相環(huán)外圍電路的設(shè)計12.1.8LED電路的設(shè)計12.1.9高速SDRAM存儲器接口電路的設(shè)計12.1.10Flash存儲器接口電路的設(shè)計12.1.11FPGA最小系統(tǒng)擴(kuò)展接口電路的設(shè)計12.2FPGA硬件系統(tǒng)的設(shè)計技巧 12.3FPGA最小硬件系統(tǒng)的設(shè)計 12.4思考與練習(xí)12.1FPGA最小系統(tǒng)FPGA最小系統(tǒng)是可以使FPGA正常工作的最簡單的系統(tǒng)。它的外圍電路盡量最少，只包括FPGA必要的控制電路。一般所說的FPGA的最小系統(tǒng)主要包括：FPGA芯片、下載電路、外部時鐘、復(fù)位電路和電源。如果需要使用SOPC軟嵌入式處理器還要包括SDRAM和Flash。一般以上這些組件是FPGA最小系統(tǒng)的組成部分。本章以EP2C8Q208C8為主芯片進(jìn)行FPGA最小系統(tǒng)的設(shè)計。1.電源管腳VCCINTVCCIOVREFGND12.1.1FPGA芯片引腳介紹2.時鐘管腳VCC_PLLVCCA_PLLGNDA_PLLGNDD_PLLCLK[n]PLL[n]_OUT3.配置管腳MSEL[1..0]DATA0DCLKnCSO(I/O)ASDO(I/O)nCEOnCEnCONFIGnSTATUSCONF_DONE4.用戶I/O5.特殊管腳VCCPDVCCSELPORSELNIOPULLUPTEMPDIODEn/p12.1.2電源電路的設(shè)計電源是整個系統(tǒng)能夠正常工作的基本保證，如果電源電路設(shè)計的不好，系統(tǒng)有可能不能正常工作，所以如何選用合適的電源芯片，以及如何合理地對電源進(jìn)行布局布線，都是值得下大功夫研究的。

12.1.3濾波電容電路模塊的設(shè)計為了保證FPGA芯片正常工作，其每一個內(nèi)核電壓VCCINT和端口電壓VCCIO引腳都需添加一個電容，以濾除外電路對FPGA主芯片的影響，其典型電路如圖所示。12.1.4JTAG調(diào)試與AS下載電路的設(shè)計一般FPGA有兩個下載接口：JTAG調(diào)試接口和AS下載接口。所不同的是前者下載至FPGA，后者是編程配置芯片(如EPCSx)，然后上電復(fù)位再配置FPGA。如圖所示是JTAG模式和AS模式的電路原理圖。12.1.5時鐘電路的設(shè)計如圖所示是時鐘電路原理圖。12.1.6復(fù)位電路的設(shè)計從FPGA電路板價格低廉角度出發(fā)，復(fù)位典型連接電路如圖所示。12.1.7鎖相外圍電路的設(shè)計如圖所示為鎖相環(huán)外圍電路原理圖。FPGA的鎖相環(huán)可以通過反饋路徑來消除時鐘分布路徑的延時，可以做頻率綜合(如分頻和倍頻)，也可在去抖動、修正占空比移相等應(yīng)用中使用。12.1.8LED電路的設(shè)計為了便于驗證FPGA最小系統(tǒng)時鐘電路和主芯片是否可以正常工作，一般系統(tǒng)都需接入8位LED等，如圖所示為LED電路設(shè)計原理圖。12.1.9高速SDRAM存儲器接口電路的設(shè)計SDRAM典型電路如圖所示。12.1.10Flash存儲器接口電路的設(shè)計Flash同樣也可以通過設(shè)置實現(xiàn)8位和16位的數(shù)據(jù)位寬，典型的16位模式下的Flash連接如圖所示。

12.1.11FPGA最小系統(tǒng)擴(kuò)展接口電路的設(shè)計為了完成FPGA對外圍電路的控制，一般來說，F(xiàn)PGA最小系統(tǒng)都需要使用擴(kuò)展接口電路來外接其他外圍設(shè)備，同時也需要將電壓5V、3.3V、GND引出，其典型電路如圖所示。12.2FPGA硬件系統(tǒng)的設(shè)計技巧1.FPGA管腳兼容性設(shè)計FPGA在芯片選項的時候要盡量選擇兼容性好的封裝。那么，在硬件電路設(shè)計時，就要考慮如何兼容多種芯片的問題。2.根據(jù)電路布局來分配管腳功能

FPGA的通用I/O功能定義可以根據(jù)需要來指定。在電路圖設(shè)計的流程中，如果能夠根據(jù)PCB的布局來對應(yīng)的調(diào)整原理圖中FPGA的管腳定義，就可以讓后期的布線工作更順利。3.FPGA預(yù)設(shè)測試點

目前FPGA提供的I/O數(shù)量越來越多，除了能夠滿足設(shè)計需要的I/O外，還有一些剩余I/O沒有定義。這些I/O可以作為預(yù)留的測試點來使用。12.3綜合實例：FPGA最小硬件系統(tǒng)的設(shè)計1.創(chuàng)建項目文件2.制作元件3.繪制原理圖12.3綜合實例：FPGA最小硬件系統(tǒng)的設(shè)計4.印制電路板外形的設(shè)計12.3綜合實例：FPGA最小硬件系統(tǒng)的設(shè)計5.將原理圖信息同步到PCB12.3綜合實例：FPGA最小硬件系統(tǒng)的設(shè)計12.3綜合實例：FPGA最小硬件系統(tǒng)的設(shè)計6.FPGA印刷電路板的設(shè)計12.4思考與練習(xí)思考與