CMOS電路分析及工藝流程目錄1.前言2.現(xiàn)代集成電路的發(fā)展3.CMOS結(jié)構(gòu)與工藝4.CMOS電路分析5.結(jié)論01020304研究背景近幾年來(lái),隨著通信、多媒體等市場(chǎng)需求增大,對(duì)芯片的功能要求不斷變化、增加,促使芯片技術(shù)向著系統(tǒng)化、高速處理、多功能、低功耗方向發(fā)展;另一方面隨著集成電路工藝技術(shù)的飛速發(fā)展,使芯片制造工藝和設(shè)計(jì)向著高集成化、微細(xì)化方向發(fā)展。CMOS工藝也不斷發(fā)展，在集成電路制造業(yè)中占有越來(lái)越重要的地位。前言

1963年Sah和Wanlass首先發(fā)明了CMOS晶體管，即互補(bǔ)的MOSFET。第一塊CMOS集成電路是在1966年制成的。但由于工藝的局限，早期的集成電路存在很多的問(wèn)題。但是隨著時(shí)間的推進(jìn)，各種優(yōu)化工藝不斷出現(xiàn)，如淺槽隔離（STI）等優(yōu)化了集成電路。1985年---暈環(huán)（Halo）技術(shù)---廣泛應(yīng)用于超深亞微米MOS技術(shù)中1987年---IBM研制成功0.1umMOSFET標(biāo)志著當(dāng)代超深亞微米MOS技術(shù)的基本成熟。1987年Intel在386CPU中引入了1.2umCMOS技術(shù)，至此之后，CMOS技術(shù)占據(jù)了集成電路中的統(tǒng)治地位。20世紀(jì)90年代以后還出現(xiàn)了化學(xué)機(jī)械拋光（CMP）、大馬士革鑲嵌工藝（Damascene）和銅互連技術(shù)，是當(dāng)代CMOS工藝技術(shù)又前進(jìn)了一大步。2002年半導(dǎo)體制造技術(shù)開(kāi)始進(jìn)入130nm時(shí)代,超深亞微米SOC集成電路工藝技術(shù)突破。2004年，美國(guó)、日本、歐洲等國(guó)投資90、65nmCMOS工藝生產(chǎn)。CMOS集成電路發(fā)展基本遵循“摩爾定律”，即每18個(gè)月集成度增加一倍、器件特征尺寸縮小根2倍，性能價(jià)格比增加一倍。

現(xiàn)代集成電路的發(fā)展集成電路的發(fā)展是從晶體管的誕生開(kāi)始的，集成電路是微電子學(xué)的一個(gè)分支，20世紀(jì)初，有了最早的半導(dǎo)體檢波器，具有二極管的單向?qū)щ娦?，也就開(kāi)始了基于二極管PN結(jié)理論的晶體管到集成電路的發(fā)展之路。在1930年左右，人們制造出了在工業(yè)上得到廣泛應(yīng)用的用氧化銅做成的整流器，也就是二極管。隨著無(wú)線電技術(shù)的發(fā)展，對(duì)具有二極管單向?qū)щ娞匦缘臋z波器的要求也就越來(lái)越高，極大的推動(dòng)了硅、鍺半導(dǎo)體材料的制備和半導(dǎo)體理論的研究。1948年，世界上第一只鍺點(diǎn)接觸晶體管被肖克來(lái)發(fā)明；1949年，建立了PN結(jié)理論，1951年，用合金法制造出了結(jié)型晶體管。7年之后，美國(guó)的兩位專家?guī)缀跬瑫r(shí)發(fā)明了集成電路技術(shù)，從此之后，晶體管半導(dǎo)體有器件領(lǐng)域跨入了電路應(yīng)用領(lǐng)域，微電子技術(shù)發(fā)展的到了集成電路時(shí)代。當(dāng)中包含了許多晶體管與集成電路的發(fā)展里程。還有集成電路規(guī)模及制造工藝的發(fā)展。多年來(lái)，IC的芯片晶體管規(guī)模一直在不斷發(fā)展，同時(shí)也產(chǎn)生出多種晶體管類型，包括雙極性和MOS型等，直至集成電路的存儲(chǔ)器、處理器的出現(xiàn)和發(fā)展?？傊?，自TI公司在1958年研制出世界上第一塊集成電路以來(lái)，其集成度一直遵循著“每3年翻2番”的摩爾定律，通過(guò)器件的發(fā)明創(chuàng)造和工藝的不斷改進(jìn)提高，先后經(jīng)歷了SSIMSILSIVLSIULSI到今天的GLSI,集成電路技術(shù)涵蓋了近半世紀(jì)以來(lái)人類在科學(xué)技術(shù)前言所取得的重要成就。發(fā)展方向：由于科技的發(fā)展，為滿足日益增大的信息處理能力的要求，主要兩個(gè)方面可以努力改進(jìn)，一個(gè)是實(shí)現(xiàn)圖形最小尺寸的工藝精度，另一個(gè)是提高單位面積晶體管數(shù)目的集成度，當(dāng)然，還要綜合考慮電路功能以及工作頻率和功耗的性能指標(biāo)。發(fā)展動(dòng)力：由于時(shí)代的不同，社會(huì)對(duì)于IC的需求也就不同。20世紀(jì)60年代，IC主要應(yīng)用于軍事，70年代，主要應(yīng)用于大型計(jì)算機(jī)，80年代，主要應(yīng)用于微型計(jì)算機(jī)，90年代，主要應(yīng)用于PC/網(wǎng)絡(luò)，到了21世紀(jì)，主要應(yīng)用于數(shù)字電視、數(shù)碼相機(jī)、數(shù)字?jǐn)z錄機(jī)、汽車電子、醫(yī)療電子等。這就是需求帶動(dòng)發(fā)展發(fā)展趨勢(shì)：集成電路發(fā)展發(fā)展至今，已經(jīng)進(jìn)入了超深亞微米時(shí)代，體硅CMOS已經(jīng)批量生產(chǎn)，采用的是90nm工藝、300nm晶圓；65nm工藝也將投入生產(chǎn)。集成電路發(fā)展遵循的是高頻、高速、高集成度、多功能以及低功耗。CMOS結(jié)構(gòu)集成電路加工的基本操作圖硅片和芯片光刻和刻蝕的原理典型的CMOS結(jié)構(gòu)CMOS集成電路是利用NMOS和PMOS的互補(bǔ)性來(lái)改善電路的性能的，因此，它又叫做互補(bǔ)MOS集成電路。MOS晶體管的平面圖和剖面圖MOS晶體管的剖面圖和頂視圖從一種角度看，MOS晶體管是由柵電極、柵絕緣層和硅半導(dǎo)體襯底構(gòu)成。柵電極一般是高摻雜的多晶硅，柵絕緣層一般是二氧化硅，從縱向看，這三者構(gòu)成了一個(gè)三明治的結(jié)構(gòu)。從另一種角度來(lái)看，MOS晶體管又是由源區(qū)、溝道區(qū)和漏區(qū)構(gòu)成，其中，溝道區(qū)是和襯底相通的，也稱作MOS晶體管的體區(qū)n阱CMOS工藝流程圖：CMOS工藝流程1.選擇襯底硅片2.制作n阱3.場(chǎng)區(qū)氧化4.制作硅柵5.形成源、漏區(qū)6.形成金屬連線0.18umCMOS反相器的主要工藝流程CMOS電路分析:MOS管結(jié)構(gòu)與符號(hào)：N溝道增強(qiáng)型絕緣柵場(chǎng)效應(yīng)管：（a）內(nèi)部結(jié)構(gòu)原理圖（b）（c）電路圖形符號(hào)MOS工作原理：主要與是對(duì)溝道的控制作用N溝道MOSFET的輸出特性曲線CMOS反相器如圖所示：CMOS反相器輸出輸出和輸入相反即CMOS反相器的直流特性如圖所示，是CMOS反相器中NMOS管和PMOS管工作狀態(tài)的變化CMOS反相器的直流特性當(dāng)時(shí)，輸出不變保持在高電平。當(dāng)時(shí)，輸出電平隨著輸入電平的增加非線性下降。當(dāng)時(shí)，輸出電平從下降到。當(dāng)時(shí)，輸出電平還是隨輸入電平的增加非線性下降。當(dāng)時(shí)，輸出電平為零。如圖：理想CMOS反相器的直流電壓傳輸特性曲線CMOS器件仿真

TannerPro是一套集成電路設(shè)計(jì)軟件，包括S-Edit,T-Spice,W-Edit,L-Edit與LVS,各軟件的主要功能整理如表所示。CMOS電路圖輸出SPICE文件CMOS器件仿真圖結(jié)論1.芯片是信息化社會(huì)的基礎(chǔ)產(chǎn)業(yè)，在國(guó)民經(jīng)濟(jì)發(fā)展中發(fā)揮著重要的作用，隨著科技的發(fā)展，芯片已經(jīng)達(dá)到了系統(tǒng)級(jí)芯片系統(tǒng)以縮小到芯片級(jí)系統(tǒng)。而在這個(gè)發(fā)展過(guò)程中，與數(shù)字集成電路工藝兼容的CMOS模擬集成電路也變得越發(fā)重要。2.我們需要研究發(fā)展CMOS集成電路，使它具有更優(yōu)異的性能。CMOS集成電路的特性主要有：1.功耗低，2.工作電壓范圍寬，3.邏輯擺幅大，4.抗干擾能力強(qiáng)，5.輸入阻抗高，6.溫度穩(wěn)定