微機(jī)原理與接口技術(shù)系統(tǒng)總線第一頁，共120頁。優(yōu)選微機(jī)原理與接口技術(shù)系統(tǒng)總線第二頁，共120頁。5.1概述

微型計(jì)算機(jī)系統(tǒng)大都采用總線結(jié)構(gòu)。這種結(jié)構(gòu)的特點(diǎn)是采用一組公共的信號線作為微型計(jì)算機(jī)各部件之間的通信線，這種公共信號線就稱為總線。

第三頁，共120頁。

小系統(tǒng)單板計(jì)算機(jī)各芯片之間，組成微型計(jì)算機(jī)的插件板之間，微型計(jì)算機(jī)系統(tǒng)之間，都有各自的總線。這些總線把各部件組織起來，組成一個(gè)能彼此傳遞信息和對信息進(jìn)行加工處理的整體。因此總線是各部件聯(lián)系的紐帶，在接口技術(shù)中扮演著重要的角色。隨著微型計(jì)算機(jī)硬件的發(fā)展，總線也不斷地發(fā)展與更換。5.1概述第四頁，共120頁。

總線的分類

1.總線的分類 根據(jù)所處的位置不同，總線可以分為：(1)片內(nèi)總線 片內(nèi)總線位于微處理器芯片的內(nèi)部，用于算術(shù)邏輯單元ALU與各種寄存器或者其他功能單元之間的相互連接。

第五頁，共120頁。(2)局部（片）總線 片總線又稱元件級總線或局部總線，是一臺單板計(jì)算機(jī)或一個(gè)插件板的板內(nèi)總線，用于各芯片之間的連接。它是微型機(jī)系統(tǒng)內(nèi)的重要總線，在連接接口芯片與CPU時(shí)就涉及這樣的總線。片總線一般是CPU芯片引腳的延伸，往往需要增加鎖存、驅(qū)動(dòng)等電路，以提高CPU引腳的驅(qū)動(dòng)能力。

總線的分類

第六頁，共120頁。(3)系統(tǒng)（內(nèi)）總線

內(nèi)總線又稱為微型計(jì)算機(jī)總線或板級總線，一般稱為系統(tǒng)總線，用于微型計(jì)算機(jī)系統(tǒng)各插件板之間的連接，是微型計(jì)算機(jī)系統(tǒng)的最重要的一種總線。一般微型計(jì)算機(jī)總線，指的就是這種總線。

總線的分類

第七頁，共120頁。

(4)外總線外總線又稱通信總線，用于系統(tǒng)之間的連接，如微機(jī)系統(tǒng)之間，微機(jī)系統(tǒng)與儀器、儀表或其他設(shè)備之間的連接。常用的外總線有RS232C、IEEE488、USB、IEEE1394、SCSI、SATA等總線。

總線的分類

第八頁，共120頁。

總線的分類

第九頁，共120頁。 1.總線特性總線必須在以下幾方面做出規(guī)定：

(1)物理特性

物理特性指的是總線物理連接的方式。包括總線的根數(shù)、總線的插頭、插座是什么形狀的、引腳是如何排列的等。例如，IBMPC／XT的總線共62根線，分兩列編號。

總線的組成

第十頁，共120頁。(2)功能特性功能特性描寫的是這一組總線中，每一根線的功能是什么。從功能上劃分，總線分為三組(即三總線)：地址總線、數(shù)據(jù)總線和控制總線。

總線的組成

第十一頁，共120頁。(3)電氣特性：電氣特性定義每一根線上信號的傳送方向、有效電平范圍。一般規(guī)定送入CPU的信號稱作輸入信號(IN)，從CPU送出的信號稱作輸出信號(OUT)。

總線的組成

第十二頁，共120頁。

(4)時(shí)間特性：時(shí)間特性定義了每根線在什么時(shí)間有效，也就是每根線的時(shí)序。

總線的組成

第十三頁，共120頁。

2.總線組成

總線大體可以分成以下部分組成：（1）傳輸線1)地址總線

地址總線是微型計(jì)算機(jī)用來傳送地址的信號線。地址線的數(shù)目決定了直接尋址的范圍。8088(8086)CPU有20根地址線，可尋址1MB。80286有24根地址線，可尋址16MB。80386CPU以上的芯片有32根地址線可尋址4GB。

總線的組成

第十四頁，共120頁。P6以上處理器有36根地址線，可尋址64GB。目前，正在開發(fā)64位CPU，其尋址范圍就更大了。地址總線均為單向、三態(tài)總線，即信號只有一個(gè)傳送方向，三態(tài)是指除了可輸出高電平或低電平外，還可處于斷開(高阻)狀態(tài)。

總線的組成

第十五頁，共120頁。2)數(shù)據(jù)總線 數(shù)據(jù)總線是傳送數(shù)據(jù)和代碼的總線，一般為雙向信號線，既可輸入也可輸出。數(shù)據(jù)總線也采用三態(tài)邏輯。 數(shù)據(jù)總線已由8條、16條、32條，擴(kuò)展為64條。

總線的組成

第十六頁，共120頁。3)控制總線 控制總線是傳送控制信號的總線。用來實(shí)現(xiàn)命令、狀態(tài)的傳送，中斷、直接存儲器傳送的請求與控制信號的傳送，以及提供系統(tǒng)使用的時(shí)鐘和復(fù)位信號等。

總線的組成

第十七頁，共120頁。

4)電源線和地線電源線和地線決定了總線使用的電源種類以及地線的分布和用法。

5)備用線備用線留作功能擴(kuò)充和用戶的特殊要求使用。

總線的組成

第十八頁，共120頁。（2）接口邏輯就是連接物理導(dǎo)線的發(fā)送器和接收器以及數(shù)據(jù)交換的定時(shí)邏輯。

（3）總線控制器

主要用于決定總線的使用權(quán)，總線的申請及應(yīng)答等。

總線的組成

第十九頁，共120頁。

總線還要定義連接器，系統(tǒng)總線一般都做成多個(gè)插槽的形式，各插槽相同的引腳都連在一起，總線就連到這些引腳上。 總線接口引腳的定義、傳輸速率的設(shè)定、驅(qū)動(dòng)能力的限制、信號電平的規(guī)定、時(shí)序的安排以及信息格式的約定等。

外總線則使用標(biāo)準(zhǔn)的接口插頭，其結(jié)構(gòu)和通信約定也都是標(biāo)準(zhǔn)的。

總線的組成

第二十頁，共120頁。 系統(tǒng)總線上的數(shù)據(jù)傳輸是在主控模塊的控制下進(jìn)行的，主控模塊是有控制總線能力的模塊，例如CPU、DMA控制器。總線從屬模塊則沒有控制總線的能力,它可以對總線上傳來的信號進(jìn)行地址譯碼，并且接受和執(zhí)行總線主控模塊的命令信號?？偩€完成一次數(shù)據(jù)傳輸周期，一般分為以下四個(gè)階段：

總線的操作

第二十一頁，共120頁。

(1)申請階段 當(dāng)系統(tǒng)總線上有多個(gè)主控模塊時(shí)，需要使用總線的主控模塊提出申請，由總線仲裁部件確定把下一傳輸周期的總線使用權(quán)授給哪個(gè)模塊。若系統(tǒng)總線上只有一個(gè)主控模塊，就無需這一階段。

總線的操作

第二十二頁，共120頁。

(2)尋址階段 取得總線使用權(quán)的主控模塊通過總線發(fā)出本次打算訪問的從屬模塊的地址及有關(guān)命令，以啟動(dòng)參與本次傳輸?shù)膹膶倌K。

總線的操作

第二十三頁，共120頁。(3)傳數(shù)階段 主控模塊和從屬模塊之間進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊。(4)結(jié)束階段 主控模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線。

總線的操作

第二十四頁，共120頁。 主控模塊和從屬模塊之間的數(shù)據(jù)傳送有以下幾種傳輸方式：

總線的數(shù)據(jù)傳輸

第二十五頁，共120頁。(1)同步式傳輸 此方式用“系統(tǒng)時(shí)鐘”作為控制數(shù)據(jù)傳送的時(shí)間標(biāo)準(zhǔn)。主設(shè)備與從設(shè)備進(jìn)行一次傳送所需要的時(shí)間(稱為傳輸周期或總線周期)是固定的，其中每一個(gè)步驟的起止時(shí)刻，也都有嚴(yán)格的規(guī)定，都以系統(tǒng)時(shí)鐘來統(tǒng)一步伐。

總線的數(shù)據(jù)傳輸

第二十六頁，共120頁。

總線的數(shù)據(jù)傳輸

第二十七頁，共120頁。

同步傳輸要求主模塊嚴(yán)格地按系統(tǒng)時(shí)鐘規(guī)定的時(shí)刻發(fā)出地址、命令，也要求從模塊嚴(yán)格地按系統(tǒng)時(shí)鐘的規(guī)定讀出數(shù)據(jù)或完成寫入操作。主模塊和從模塊之間的時(shí)間配合是強(qiáng)制同步的。

總線的數(shù)據(jù)傳輸

第二十八頁，共120頁。

同步傳輸優(yōu)點(diǎn)：同步傳輸動(dòng)作簡單，但要解決各種速率的模塊的時(shí)間匹配，控制簡單。

同步傳輸缺點(diǎn)：

當(dāng)把一個(gè)慢速設(shè)備連接至同步系統(tǒng)上，就要求降低時(shí)鐘速率來遷就此慢速設(shè)備，靈活性較差，可靠性差。

總線的數(shù)據(jù)傳輸

第二十九頁，共120頁。(2)異步式傳輸 異步式傳輸采用“應(yīng)答式”傳輸技術(shù)。用“請求REQ(Request)”和“應(yīng)答ACK(Acknowledge)”兩條信號線來協(xié)調(diào)傳輸過程，而不依賴于公共時(shí)鐘信號。它可以根據(jù)模塊的速率自動(dòng)調(diào)整響應(yīng)的時(shí)間，接口任何類型的外圍設(shè)備都不需要考慮該設(shè)備的速度，從而避免同步式傳輸?shù)纳鲜鋈秉c(diǎn)。

總線的數(shù)據(jù)傳輸

第三十頁，共120頁。

總線的數(shù)據(jù)傳輸

第三十一頁，共120頁。

總線的數(shù)據(jù)傳輸

第三十二頁，共120頁。

異步式傳輸，利用REQ和ACK的呼應(yīng)關(guān)系來控制傳輸過程，其主要特點(diǎn)是： ①應(yīng)答關(guān)系完全互鎖，即REQ和ACK之間有確定的制約關(guān)系，主設(shè)備的請求REQ有效，由從設(shè)備的ACK來響應(yīng)；ACK有效，允許主設(shè)備撤消REQ；只有REQ已撤消，才最后撤消ACK；只有ACK已撤消，才允許下一個(gè)傳輸周期的開始。這就保證了數(shù)據(jù)傳輸?shù)目煽窟M(jìn)行。

總線的數(shù)據(jù)傳輸

第三十三頁，共120頁。②數(shù)據(jù)傳送的速度不是固定不變的，它取決于從模塊的存取速度。因而同一個(gè)系統(tǒng)中可以容納不同存取速度的模塊，每個(gè)模塊都能以其最佳可能的速度來配合數(shù)據(jù)的傳輸。

總線的數(shù)據(jù)傳輸

第三十四頁，共120頁。

異步傳輸?shù)娜秉c(diǎn)是不管從模塊存取時(shí)間的快、慢，每次都要經(jīng)過4個(gè)步驟：請求、響應(yīng)、撤消請求、撤消響應(yīng)。因此影響效率。

總線的數(shù)據(jù)傳輸

第三十五頁，共120頁。(3)半同步式傳輸 此種方式是前兩種方式的折衷。仍用系統(tǒng)時(shí)鐘來定時(shí)，利用某一時(shí)鐘脈沖的前沿或后沿判斷某一信號的狀態(tài)，或控制某一信號的產(chǎn)生或消失，使傳輸操作與時(shí)鐘同步。但是，它又不像同步傳輸那樣傳輸周期固定。對于慢速的從模塊，其傳輸周期可延長時(shí)鐘脈沖周期的整數(shù)倍。其方法是增加一條信號線(WAIT或nREADY)。

總線的數(shù)據(jù)傳輸

第三十六頁，共120頁。

總線的數(shù)據(jù)傳輸

第三十七頁，共120頁。nREADY信號線無效時(shí)，表示選中的從設(shè)備尚未準(zhǔn)備好數(shù)據(jù)傳輸(寫時(shí)，未作好接收數(shù)據(jù)的準(zhǔn)備；讀時(shí)，數(shù)據(jù)未放至數(shù)據(jù)總線上)。系統(tǒng)用一適當(dāng)?shù)臓顟B(tài)時(shí)鐘檢測此線，若nREADY為無效，系統(tǒng)就自動(dòng)地將傳輸周期延長一個(gè)時(shí)鐘周期(通過插入等待周期來實(shí)現(xiàn))，強(qiáng)制主模塊等待。

總線的數(shù)據(jù)傳輸

第三十八頁，共120頁。

總線的數(shù)據(jù)傳輸

第三十九頁，共120頁。

在多微處理機(jī)系統(tǒng)和帶有DMA控制器的單處理器系統(tǒng)中，對中線的控制權(quán)在同一時(shí)刻只能被一個(gè)部件所擁有，因此，必需有一個(gè)仲裁機(jī)構(gòu)對在有多個(gè)部件提出總線請求時(shí)，仲裁總線給那個(gè)部件使用。1.鏈?zhǔn)讲樵兎绞?.計(jì)數(shù)定時(shí)查詢方式3.平行方式

總線仲裁第四十頁，共120頁。

從微型計(jì)算機(jī)系統(tǒng)的第一條標(biāo)準(zhǔn)總線S-100出現(xiàn)至今，微機(jī)系統(tǒng)發(fā)展了多種總線系統(tǒng)。1.S-100S-100是16位總線，該總線首先是由MITS公司提出的，后被定為國際標(biāo)準(zhǔn)IEEE696。

標(biāo)準(zhǔn)總線第四十一頁，共120頁。2.Multibus

分為MultibusI和MutilbusII，前者為16位總線，后者為32位總線，有Intel公司提出，后定為國際標(biāo)準(zhǔn)IEEE1296，MultibusI傳輸速率10MB/s，MutilbusII傳輸速率40MB/s。

標(biāo)準(zhǔn)總線第四十二頁，共120頁。3.STDbusSTD最早為8位總線，由美國PROLOG公司提出，是一個(gè)高靠性工業(yè)控制總線，國際標(biāo)準(zhǔn)為IEEE961。后發(fā)展為16位，1989年又升為32位總線STD32。

標(biāo)準(zhǔn)總線第四十三頁，共120頁。4.PCbus

在第一代個(gè)人計(jì)算機(jī)上使用的系統(tǒng)總線，是8位總線，是IBM在PC/XT上使用的總線。5.ISAbus

在第二代個(gè)人計(jì)算機(jī)上使用的系統(tǒng)總線，是16位總線，是IBM在PC/AT上使用的總線。

標(biāo)準(zhǔn)總線第四十四頁，共120頁。6.EISAbusEISAbus是32位總線，用在服務(wù)器上的，由COMPAQ、HP、AST、AT&T等9家公司提出。7.VISAbusVISAbus是32位總線，是針對486CPU設(shè)計(jì)的，由視頻電子協(xié)會（VESA）提出，用于486的個(gè)人計(jì)算機(jī)上。

標(biāo)準(zhǔn)總線第四十五頁，共120頁。8.PCIbusPCIbus是32位總線，可擴(kuò)展到64位，由Intel、IBM、COMPAQ、APPLE、DEC等公司提出，獨(dú)立于微處理器。

標(biāo)準(zhǔn)總線第四十六頁，共120頁。

一、標(biāo)準(zhǔn)總線規(guī)范

標(biāo)準(zhǔn)總線規(guī)范包含如下幾個(gè)方面。1.機(jī)械結(jié)構(gòu)規(guī)范

確定模板尺寸，總線插座，連接器等。2.功能規(guī)范

確定每個(gè)引腳信號的名稱與功能，對他們相互作用的協(xié)議進(jìn)行說明。

標(biāo)準(zhǔn)總線第四十七頁，共120頁。3.電氣規(guī)范

規(guī)定信號工作室的高低電平，轉(zhuǎn)換時(shí)間，負(fù)載能力及最大額定值。

各類總線在線數(shù)上有差異，但大致可分為：

（1）數(shù)據(jù)傳輸

包括地址線、數(shù)據(jù)線、讀寫控制線及按傳輸方式的應(yīng)答線等。

標(biāo)準(zhǔn)總線第四十八頁，共120頁。

（2）中斷

中斷請求線、中斷應(yīng)答線。

（3）仲裁

總線請求線、總線應(yīng)答線。

（4）其他

系統(tǒng)時(shí)鐘、復(fù)位及電源線等。

標(biāo)準(zhǔn)總線第四十九頁，共120頁。

二、標(biāo)準(zhǔn)總線的性能指標(biāo)

總線的主要功能是部件間的通信，因而總線能否保證部件間的通信通暢是衡量總線性能的關(guān)鍵指標(biāo)。1.總線的定時(shí)協(xié)議

總線的通信方式時(shí)同步、異步或半同步。

標(biāo)準(zhǔn)總線第五十頁，共120頁。2.總線頻寬

總線能達(dá)到的最高傳輸率MB/s。

頻寬取決于：

（1）總線驅(qū)動(dòng)器和接收器性能；

（2）總線長度；

（3）連接在總線上的部件數(shù)。

標(biāo)準(zhǔn)總線第五十一頁，共120頁。5.2PC總線

IBM-PC及XT使用的總線稱為PC總線。PC總線不是CPU引腳的延伸，而是通過了8282鎖存器、8286發(fā)送接收器、8288總線控制器、8259中斷控制器、8237DMA控制器以及其他邏輯的重新驅(qū)動(dòng)和組合控制而成。第五十二頁，共120頁。1.引腳定義

它共有62條引線，全部引到系統(tǒng)板8個(gè)雙列擴(kuò)充槽插座上，每個(gè)插座相對應(yīng)的引腳連在一起，再連到總線的相應(yīng)信號線上，引腳排列如圖所示。5.2PC總線第五十三頁，共120頁。5.2PC總線A19-A0:地址線D7-D0：數(shù)據(jù)線AEN:地址允許信號，有效表示正處于DMA控制周期中。ALE：地址鎖存信號，同CPU。nIOR：I/O讀命令nIOW：I/O寫命令nMEMR：存儲器讀nMEMW：存儲器寫T/C：DMA計(jì)數(shù)完成，有效表明DMA數(shù)據(jù)傳送已完成。DRQ3-DRQ1：DMA請求信號，DMA0優(yōu)先級最高。DACK3-DACK0：DMA響應(yīng)信號。第五十四頁，共120頁。5.2PC總線IRQ2-IRQ7:中斷請求信號，IRQ2優(yōu)先級最高。RESET：系統(tǒng)復(fù)位nIOCHK:I/O通道檢查，有效表明板卡出錯(cuò)。IOCHRDY:I/O通道就緒，功能同READY。OSC：時(shí)鐘(14.31818MHz)該信號與系統(tǒng)時(shí)鐘CLK不同步。nCARDSLCTD：插件卡選中信號，當(dāng)它有效時(shí)，表明CPU可對該卡進(jìn)行讀寫操作。第五十五頁，共120頁。5.2PC總線

寫時(shí)序

2.時(shí)序

第五十六頁，共120頁。5.3ISA總線

ISA(IndustyStandardArchitecture)即工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線，又稱AT總線。是IBMAT機(jī)推出時(shí)使用的總線，逐步演變?yōu)橐粋€(gè)事實(shí)上的工業(yè)標(biāo)準(zhǔn)，得到廣泛的使用。

第五十七頁，共120頁。AT機(jī)是以80286為CPU，它具有16位數(shù)據(jù)寬度，24條地址線，可尋址16MB地址單元，它是在PC總線的基礎(chǔ)上擴(kuò)展一個(gè)36條引線插槽形成的。同一槽線的插槽分成62線和36線兩段，共計(jì)98條引線。其62條引線插槽的引腳排列與定義，PC總線和ISA總線是兼容的，擴(kuò)展的部分在于36線插槽，其引腳如圖所示。5.3ISA總線第五十八頁，共120頁。nMEMCS16：16位存儲器片選，有效表明數(shù)據(jù)傳送使用的是LA23:LA17地址線譯碼來驅(qū)動(dòng)16位存儲周期。,nIOCS16:16位IO片選，有效表明數(shù)據(jù)傳送使用SA15:SA0地址線譯碼來驅(qū)動(dòng)。nMEMR,nMEMW：對整個(gè)存儲空間的讀寫信號nMASTER:總線忙信號：有效表示目前總線在使用。SBHE：高位數(shù)據(jù)有效LA23-LS17:高位地址線nOWS：零等待，由一個(gè)總線從設(shè)備驅(qū)動(dòng)使其拉低說明不插入任何額外等待狀態(tài)即可完成一個(gè)總線周期。nREFRESH:該信號為低時(shí)表明正在進(jìn)行內(nèi)存刷新操作。第五十九頁，共120頁。5.4PCI總線

隨著CPU的迅速發(fā)展，主振頻率不斷提高，數(shù)據(jù)總線的寬度也由8位到16位、32位甚至64位，總線也隨之不斷發(fā)展。 伴隨著Pentium芯片的出現(xiàn)和發(fā)展，一種新的總線——PCI總線也得到廣泛的應(yīng)用，已經(jīng)成為總線的主流。

PCI(PeripheralComponentInterconnect)總線稱為外部設(shè)備互連總線，它能與其他總線互連，如圖所示。第六十頁，共120頁。第六十一頁，共120頁。

它把一個(gè)計(jì)算機(jī)系統(tǒng)的總線分為幾個(gè)檔次。速度最高的為處理器總線，可連接主存儲器等高速部件；第二級為PCI總線，可直接連接工作速度較高的卡，如圖形加速卡、高速網(wǎng)卡等，也可以通過IDE控制器、SCSI控制器連接高速硬盤等設(shè)備；第三級通過PCI總線的橋，可以與目前常用的ISA總線的設(shè)備相連，以提高兼容性。5.4PCI總線第六十二頁，共120頁。5.4PCI總線64位總線用第六十三頁，共120頁。5.4PCI總線（1）地址與數(shù)據(jù)接口信號AD31-AD0：32位地址數(shù)據(jù)復(fù)用線,AD1、AD0不傳送地址，表示突發(fā)方式。C/nBE3-0：總線命令和字節(jié)有效信號，在總線周期地址階段，用于傳送命令，其他階段用于傳送字節(jié)有效信號。PAR:奇偶校驗(yàn)信號，作為AD31-AD0與C/nBE3-0的校驗(yàn)。（2）接口信號nFRAME:幀信號，由主設(shè)備驅(qū)動(dòng)，表示一次存取的開始和持續(xù)期。nTRDY:從設(shè)備就緒信號，表示目標(biāo)設(shè)備就緒。第六十四頁，共120頁。5.4PCI總線nIRDY:主設(shè)備就緒信號，表示總線主設(shè)備準(zhǔn)備就緒。nSTOP:停止交換信號，從設(shè)備驅(qū)動(dòng)，表示當(dāng)前從設(shè)備要求主設(shè)備停止交換。nDEVSEL:設(shè)備選擇信號，當(dāng)某設(shè)備的地址譯碼被選中時(shí)，該設(shè)備驅(qū)動(dòng)本信號有效，其他設(shè)備作為輸入，表示總線上有設(shè)備被選中。nIDSEL:設(shè)備初始化信號，在讀寫自動(dòng)配置空間時(shí)，用作為芯片的選擇信號。nLOCK:鎖定信號，表示當(dāng)前使用總線設(shè)備要獨(dú)占總線資源，需進(jìn)行多次數(shù)據(jù)傳送。第六十五頁，共120頁。5.4PCI總線（3）出錯(cuò)信號nPERR:奇偶校驗(yàn)錯(cuò)誤信號，由數(shù)據(jù)接收設(shè)備驅(qū)動(dòng)。nSERR:系統(tǒng)錯(cuò)誤信號，表示系統(tǒng)產(chǎn)生致命錯(cuò)誤。（4）仲裁信號nREQ:總線請求信號，當(dāng)總線上設(shè)備要使用總線時(shí)，使nREQ有效，該信號送到總線判優(yōu)控制器。nGNT:總線應(yīng)答信號，表示總線請求設(shè)備獲得總線使用權(quán)。（5）時(shí)鐘與復(fù)位信號CLK:總線時(shí)鐘，在總線上的設(shè)備都作為輸入。nRET:復(fù)位信號，第六十六頁，共120頁。5.4PCI總線（6）中斷信號nINT0-3：中斷請求信號。（7）測試信號TDI:測試數(shù)據(jù)輸入信號，表示測試數(shù)據(jù)輸入。TDO:測試數(shù)據(jù)輸出信號，表示測試數(shù)據(jù)輸出。TCK:測試時(shí)鐘。TMS:測試模式。nTRST:測試復(fù)位。（8）支持Cache信號nSBO:指出對修改Cache行的監(jiān)聽命中。SDONE：指出Cache行監(jiān)聽結(jié)束。第六十七頁，共120頁。5.4PCI總線（9）64位地址與數(shù)據(jù)接口信號AD63-AD32：64位地址數(shù)據(jù)信號，傳送高32位地址和數(shù)據(jù)。（10）64位控制信號nREQ64：64位總線請求信號。nACK64:64位總線應(yīng)答信號。PAR64：64位奇偶校驗(yàn)信號，作為AD63-AD0和C/nBE7-0的校驗(yàn)位。第六十八頁，共120頁。5.4PCI總線第六十九頁，共120頁。5.4PCI總線C/BE3-C/BE0命令說明0000INTA序列在中斷響應(yīng)序列期間，訪問中斷控制器，得到中斷向量。0001特殊周期特殊周期用于將數(shù)據(jù)傳輸給所有的PCI器件。0010I/O讀周期從I/O設(shè)備讀取數(shù)據(jù)，但I(xiàn)/O設(shè)備不支持突發(fā)讀出。0011I/O寫周期將數(shù)據(jù)寫入I/O設(shè)備，但I(xiàn)/O設(shè)備不支持突發(fā)寫入。0100-0101保留

0110存儲器讀周期從PCI總線上的存儲器讀取數(shù)據(jù)，猝發(fā)方式讀1-2個(gè)32位數(shù)據(jù)。0111存儲器寫周期將數(shù)據(jù)寫入PCI總線上的存儲器。1000-1001保留

1010配置讀出讀出PCI設(shè)備中的配置信息。1011配置寫入將配置信息寫入PCI設(shè)備。1100存儲器多重讀此命令通常用于訪問多于12個(gè)32位數(shù)據(jù)。1101雙尋址周期用于將地址信息傳送給只包含32位數(shù)據(jù)通路的64位PCI設(shè)備。1110線性存儲器訪問用于從PCI總線上讀出3-12個(gè)以上的32位數(shù)據(jù)。1111存儲器寫和使無效周期與存儲器寫周期的區(qū)別在于，不僅保證一個(gè)完整的Cache行被寫入，而且在總線上廣播“無效”信息，命令其他Cache中的同一行地址變?yōu)闊o效。第七十頁，共120頁。

PCI總線周期的操作過程有如下特點(diǎn)：

(1)采用同步時(shí)序協(xié)議?？偩€上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號的下跳沿時(shí)刻，而對信號的采樣出現(xiàn)在時(shí)鐘信號的上跳沿時(shí)刻。

(2)總線周期由被授權(quán)的主方啟動(dòng)，以幀、/FRAME信號變?yōu)橛行碇甘疽粋€(gè)總線周期的開始。5.4PCI總線第七十一頁，共120頁。

(3)一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在C//BE線上給出總線命令以指明總線周期類型。5.4PCI總線第七十二頁，共120頁。

(4)地址期為一個(gè)總線時(shí)鐘周期，一個(gè)數(shù)據(jù)期在沒有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號/IRDY和/TRDY都有效情況下完成，任一信號無效(在時(shí)鐘上跳沿被對方采樣到)，都將加入等待狀態(tài)。5.4PCI總線第七十三頁，共120頁。

(5)總線周期長度由主方確定。在總線周期期間/FRAME持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開始前撤除。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。5.4PCI總線第七十四頁，共120頁。

(6)主方啟動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)。即在/FRAME變?yōu)橛行Ш湍繕?biāo)地址送上AD線后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以/DEVSEL信號有效予以響應(yīng)。否則，主設(shè)備中止總線周期。

(7)主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到/FRAME信號已變?yōu)闊o效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。5.4PCI總線第七十五頁，共120頁。(8)PCI總線采用集中式仲裁方式，每個(gè)PCI主設(shè)備都有獨(dú)立的/REQ(總線請求)和/GNT(總線授權(quán))兩條信號線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對各主設(shè)備的申請進(jìn)行仲裁，決定把總線使用權(quán)授予誰。但PCI標(biāo)準(zhǔn)并沒有規(guī)定仲裁算法。5.4PCI總線第七十六頁，共120頁。 PCI總線優(yōu)點(diǎn)：

（1）PCI總線時(shí)鐘位33MHz/66MHz

（2）總線寬度32位/64位

（3）支持無限讀寫突發(fā)（猝發(fā)）方式

（4）兼容性好

（5）自動(dòng)配置5.4PCI總線第七十七頁，共120頁。5.4PCI總線名稱PC/XTISAEISAVISAPCISTD適用機(jī)型80888086-8048680386-80486服務(wù)器80486個(gè)人機(jī)、服務(wù)器工控機(jī)最大傳輸率MB/s41633132132/2642總線寬度/位816323232/648工作頻率/MHz488.336633/662交換方式半同步半同步同步同步同步異步仲裁方式集中集中集中集中集中集中地址寬度2024323232/6420負(fù)載能力88663無限制信號線數(shù)629814390124/18856自動(dòng)配置無無有無有無猝發(fā)工作無無無無有無規(guī)范性差差好差很好好復(fù)雜性簡單簡單復(fù)雜簡單復(fù)雜簡單第七十八頁，共120頁。5.5USB總線

近年來又出現(xiàn)了一種全新的接口方式－USB接口，目前，一般主流微機(jī)主板都可以支持2－4個(gè)USB接口。與此同時(shí)，USB設(shè)備的數(shù)量逐漸增多，鼠標(biāo)、鍵盤、游戲桿、顯示器、掃描儀、打印機(jī)、麥克風(fēng)、MODEM、攝像頭、數(shù)字相機(jī)等等可以根據(jù)用戶的愛好隨意選擇，USB接口由于其領(lǐng)先的特征,將是新世紀(jì)最為流行、應(yīng)用最廣泛的接口技術(shù)。第七十九頁，共120頁。 USB即UniversalSerialBus，通用串行接口。它是由Intel、Microsoft、IBM、DEC、Compaq、NorTel等共同提出的。它雖然叫串行接口，但與以往的串行接口是有許多不同。它是一種全新的串行總線式接口，可以完成輸入／輸出的功能。

5.5USB總線第八十頁，共120頁。它具有以下的特點(diǎn)：（1）因?yàn)槭褂昧丝偩€的設(shè)計(jì)，所以可以在一個(gè)USB接口上接多個(gè)設(shè)備。理論上USB接口可以共同支持連接127個(gè)設(shè)備，這是普通串口不能比擬的。

5.5USB總線第八十一頁，共120頁。

（2）USB接口可以為設(shè)備提供＋5V的電源供應(yīng)，所以只要所接外設(shè)沒有高耗電的設(shè)備，如電機(jī)等（＋12V），那么就可以由USB口直接供給電源，而無需另接電源了。對于移動(dòng)辦公的設(shè)備來說，USB接口設(shè)備將是一個(gè)上佳的選擇。5.5USB總線第八十二頁，共120頁。（3）USB接口的速度十分快，數(shù)據(jù)傳輸速率可以高達(dá)1.5－12MBps，而普通串口卻只能達(dá)到115200Bps，這樣大的傳輸量可以勝任許多工作，所以USB接口可以連接一些高數(shù)據(jù)量的存儲設(shè)備，比如外置存儲器等。在1999年2月發(fā)布的USB規(guī)范版本2.0草案中已建議將12Mbps的帶寬提升到120-240Mbps，傳輸速度又提高了10倍。5.5USB總線第八十三頁，共120頁。（4）因?yàn)閁SB是一種獨(dú)立的串口總線，所以它在驅(qū)動(dòng)設(shè)備的時(shí)候不需要占用中斷和DMA通道，USB接口的設(shè)備具有真正的即插即用（PNP）功能。5.5USB總線第八十四頁，共120頁。USB連接了USB設(shè)備和USB主機(jī)，USB的物理連接是有層次性的星型結(jié)構(gòu)。每個(gè)網(wǎng)絡(luò)集線器是在星型的中心，每條線段是點(diǎn)點(diǎn)連接。從主機(jī)到集線器或其功能部件，或從集線器到集線器或其功能部件。

總線體系結(jié)構(gòu)第八十五頁，共120頁?？偩€體系結(jié)構(gòu)

第八十六頁，共120頁。物理接口引腳號1234信號VBUS-D+DGND顏色紅白綠黑TypeATypeB第八十七頁，共120頁。物理接口引腳號12345信號VBUS-D+DIDGND顏色紅白綠黑MiniTypeAMiniTypeB第八十八頁，共120頁。USB總線屬一種輪訊方式的總線，主機(jī)控制端口初始化所有的數(shù)據(jù)傳輸。

每一總線執(zhí)行動(dòng)作最多傳送三個(gè)數(shù)據(jù)包。在每次傳送開始時(shí)，主機(jī)控制器發(fā)送一個(gè)描述傳輸運(yùn)作的種類、方向，USB設(shè)備地址和終端號的USB數(shù)據(jù)包，這個(gè)數(shù)據(jù)包通常稱為標(biāo)志包(tokenpacket)。總線協(xié)議第八十九頁，共120頁。

然后發(fā)送端開始發(fā)送包含信息的數(shù)據(jù)包或表明沒有數(shù)據(jù)傳送，接收端也要相應(yīng)發(fā)送一個(gè)握手的數(shù)據(jù)包表明是否傳送成功。

USB有四種基本的數(shù)據(jù)傳輸類型：

總線協(xié)議第九十頁，共120頁。1.控制數(shù)據(jù)傳送

控制傳輸是雙向傳輸，主要用于命令/狀態(tài)操作。發(fā)送控制命令，設(shè)置設(shè)備地址，設(shè)置設(shè)備屬性，讀取設(shè)備配置信息及設(shè)備狀態(tài)等功能。

總線協(xié)議第九十一頁，共120頁。2.批量數(shù)據(jù)傳送

批量數(shù)據(jù)傳輸用于對時(shí)間沒有要求的非周期性的大量數(shù)據(jù)傳輸，僅全速/高速設(shè)備支持塊數(shù)據(jù)傳輸；單向傳輸，如果一個(gè)外設(shè)需要雙向傳輸，則必須使用另一個(gè)端點(diǎn)；僅當(dāng)總線帶寬有效時(shí)，才進(jìn)行塊數(shù)據(jù)傳輸，每次傳輸最大有效負(fù)荷為64個(gè)字節(jié)；沒有帶寬保證，只要總線空閑，就允許傳輸數(shù)據(jù)(優(yōu)先級小于控制傳輸)；具有數(shù)據(jù)傳輸保證，在必要時(shí)可以重試，可供打印機(jī)、調(diào)制解調(diào)器、數(shù)字音響等設(shè)備使用。

總線協(xié)議第九十二頁，共120頁。3.中斷數(shù)據(jù)傳輸

中斷傳輸用于支持偶然需要對少量數(shù)據(jù)進(jìn)行通信，但服務(wù)時(shí)間卻受限的設(shè)備，如鍵盤、鼠標(biāo)。全速設(shè)備的中斷傳輸周期可為1ms～255ms，每次傳輸?shù)挠行ж?fù)荷最大可為64個(gè)字節(jié)；而低速設(shè)備的中斷傳輸周期為10ms～255ms，每次傳輸?shù)挠行ж?fù)荷僅為8個(gè)字節(jié)

總線協(xié)議第九十三頁，共120頁。4.同步傳輸

同步傳輸是單向傳輸，僅適用于全速/高速設(shè)備，是一種周期的、連續(xù)的傳輸方式。同步傳輸每毫秒進(jìn)行一次傳輸，有較大的帶寬保證，并已保持?jǐn)?shù)據(jù)傳輸?shù)乃俾屎愣?每個(gè)同步管道每幀傳輸一個(gè)數(shù)據(jù)包)，常用于與時(shí)間有密切關(guān)系的信息傳輸，主要用于數(shù)碼相機(jī)、掃描儀等，每次傳輸?shù)淖畲笥行ж?fù)荷可為1023個(gè)字節(jié)。。

總線協(xié)議第九十四頁，共120頁。

數(shù)據(jù)編碼USB通信時(shí)，使用一對擺幅為3.3V的差動(dòng)信號(D＋，D－)，采用NRZI(NotReturntoZeroInvert不歸零翻轉(zhuǎn))傳送各種數(shù)據(jù)，它定義用電壓保持不變表示二進(jìn)制數(shù)字序列中的1碼，用電壓跳變(0V～3.3V的跳變或者3.3V～0V跳變)表示二進(jìn)制數(shù)字序列中的0碼。。

總線協(xié)議第九十五頁，共120頁。

接收端對數(shù)據(jù)的正確性進(jìn)行檢查，發(fā)現(xiàn)錯(cuò)誤通過“握手包”通知發(fā)送者，要求重新發(fā)送。檢測、通知和再發(fā)送都由硬件來完成，不需要任何程序。。

總線協(xié)議第九十六頁，共120頁。與USB芯片連接第九十七頁，共120頁。CH375是一個(gè)USB總線的通用接口芯片，支持USB-HOST主機(jī)方式和USB-DEVICE/SLAVE設(shè)備方式。在本地端，CH375具有8位數(shù)據(jù)總線和讀、寫、片選控制線以及中斷輸出，可以方便地掛接到CPU、DSP、MCU、MPU等控制器的系統(tǒng)總線上。

第九十八頁，共120頁。

在USB主機(jī)方式下，CH375還提供了串行通訊方式，通過串行輸入、串行輸出和中斷輸出與CPU、DSP、MCU、MPU等相連接。CH375的USB主機(jī)方式支持常用的USB全速設(shè)備，外部單片機(jī)可以通過CH375按照相應(yīng)的USB協(xié)議與USB設(shè)備通訊。

第九十九頁，共120頁。CH375還內(nèi)置了處理Mass-Storage海量存儲設(shè)備的專用通訊協(xié)議的固件，外部單片機(jī)可以直接以扇區(qū)為基本單位讀寫常用的USB存儲設(shè)備（包括USB硬盤/USB閃存盤/U盤）。

第一百頁，共120頁。

特點(diǎn)：●低速和全速USB-HOST主機(jī)接口，兼容USBV2.0，外圍元器件只需要晶振和電容?！竦退俸腿賃SB設(shè)備接口，完全兼容CH372芯片，支持動(dòng)態(tài)切換主機(jī)與設(shè)備方式?！裰鳈C(jī)端點(diǎn)輸入和輸出緩沖區(qū)各64字節(jié)，支持12Mbps全速USB設(shè)備和1.5Mbps低速設(shè)備?！裰С諹SB設(shè)備的控制傳輸、批量傳輸、中斷傳輸。

第一百零一頁，共120頁?！褡詣?dòng)檢測USB設(shè)備的連接和斷開，提供設(shè)備連接和斷開的事件通知。●內(nèi)置控制傳輸?shù)膮f(xié)議處理器，簡化常用的控制傳輸。●內(nèi)置固件處理海量存儲設(shè)備的專用通訊協(xié)議，包括USB硬盤/USB閃存盤/U盤/USB讀卡器。●通過U盤文件級子程序庫實(shí)現(xiàn)處理器讀寫USB存儲設(shè)備中的文件。

第一百零二頁，共120頁。●并行接口包含8位數(shù)據(jù)總線，4線控制：讀選通、寫選通、片選輸入、中斷輸出?！翊薪涌诎休斎搿⒋休敵觥⒅袛噍敵觯С滞ㄓ嵅ㄌ芈蕜?dòng)態(tài)調(diào)整?！裰С?V電源電壓和3.3V電源電壓，支持低功耗模式。

第一百零三頁，共120頁。引腳號引腳名稱類型引腳說明28VCC電源正電源輸入端，需要外接0.1uF電源退耦電容12、23GND電源公共接地端，需要連接USB總線的地線9V3電源在3.3V電源電壓時(shí)連接VCC輸入外部電源，在5V電源電壓時(shí)外接容量為

0.01uF退耦電容13XI輸入晶體振蕩的輸入端，需要外接晶體及振蕩電容14XO輸出晶體振蕩的反相輸出端，需要外接晶體及振蕩電容10UD+USB信號USB總線的D+數(shù)據(jù)線11UD-USB信號USB總線的D-數(shù)據(jù)線22～15D7～D0雙向三態(tài)8位雙向數(shù)據(jù)總線，內(nèi)置弱上拉電阻第一百零四頁，共120頁。4nRD輸入讀選通輸入，低電平有效，內(nèi)置弱上拉電阻3nWR輸入寫選通輸入，低電平有效，內(nèi)置弱上拉電阻27nCS輸入片選控制輸入，低電平有效，內(nèi)置弱上拉電阻1nINT輸出在復(fù)位完成后為中斷請求輸出，低電平有效8A0輸入地址線輸入，區(qū)分命令口與數(shù)據(jù)口，內(nèi)置弱上拉電阻，當(dāng)A0=1時(shí)可以寫命令，當(dāng)A0=0時(shí)可以讀寫數(shù)據(jù)24nACT輸出在內(nèi)置固件的USB設(shè)備方式下是USB設(shè)備配置完成狀態(tài)輸出，低電平有效。

在

USB主機(jī)方式下是USB設(shè)備連接狀態(tài)輸出，低電平有效5TXD輸入

輸出僅用于USB主機(jī)方式，設(shè)備方式只支持并口，在復(fù)位期間為輸入引腳，內(nèi)置弱上拉電阻，如果在復(fù)位期間輸入低電平那么使能并口，否則使能串口，復(fù)位完成后為串行數(shù)據(jù)輸出6RXD輸入串行數(shù)據(jù)輸入，內(nèi)置弱上拉電阻第一百零五頁，共120頁。2RSTI輸入外部復(fù)位輸入，高電平有效，內(nèi)置下拉電阻25RST輸出電源上電復(fù)位和外部復(fù)位輸出，高電平有效26nRST輸出電源上電復(fù)位和外部復(fù)位輸出，低電平有效7NC.空腳空腳，必須懸空第一百零六頁，共120頁。與CH375連接第一百零七頁，共120頁。與1394比較總線USBIEEE1394傳輸速率MB/s12/480100/200/400/800/3200接外設(shè)數(shù)12763線數(shù)4（2電源，2信號）6（2電源，4信號）傳輸距離/m54.5同步、異步傳輸支持支持設(shè)備類型低速設(shè)備高速設(shè)備第一百零八頁，共120頁。附錄FSB前端總線頻率FSB是在CPU和北橋之間傳輸數(shù)據(jù)的總線FSB的帶