(2025年)【強(qiáng)烈】計(jì)算機(jī)組成原理期末考試試卷及答案一、單項(xiàng)選擇題（每題2分，共30分）1.下列關(guān)于計(jì)算機(jī)硬件系統(tǒng)的描述中，錯(cuò)誤的是（）。A.計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成B.運(yùn)算器主要負(fù)責(zé)對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算C.控制器是計(jì)算機(jī)的指揮中心，它負(fù)責(zé)從存儲(chǔ)器中取出指令并進(jìn)行譯碼和執(zhí)行D.存儲(chǔ)器只能存儲(chǔ)程序，不能存儲(chǔ)數(shù)據(jù)答案：D。存儲(chǔ)器既可以存儲(chǔ)程序，也可以存儲(chǔ)數(shù)據(jù)。計(jì)算機(jī)在運(yùn)行過(guò)程中，會(huì)將程序和數(shù)據(jù)都存儲(chǔ)在存儲(chǔ)器中，以便CPU進(jìn)行讀取和處理。2.以下關(guān)于機(jī)器數(shù)的說(shuō)法，正確的是（）。A.原碼、反碼和補(bǔ)碼的表示范圍相同B.正數(shù)的原碼、反碼和補(bǔ)碼相同C.負(fù)數(shù)的原碼、反碼和補(bǔ)碼相同D.補(bǔ)碼不能表示-1答案：B。對(duì)于正數(shù)，原碼、反碼和補(bǔ)碼的表示形式是相同的。原碼是直接用二進(jìn)制表示數(shù)值，反碼是在原碼的基礎(chǔ)上，符號(hào)位不變，其余位取反；補(bǔ)碼是在反碼的基礎(chǔ)上加1。負(fù)數(shù)的原碼、反碼和補(bǔ)碼是不同的。補(bǔ)碼可以表示-1，例如在8位二進(jìn)制中，-1的補(bǔ)碼是11111111。3.某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為1GB，若按字編址，它的尋址范圍是（）。A.0-2^30-1B.0-2^29-1C.0-2^32-1D.0-2^28-1答案：B。1GB=2^30B，字長(zhǎng)為32位=4B，按字編址，尋址范圍=2^30B/4B=2^28個(gè)字，尋址范圍是0-2^29-1。4.下列關(guān)于指令周期的說(shuō)法，正確的是（）。A.指令周期等于機(jī)器周期B.指令周期小于機(jī)器周期C.指令周期大于機(jī)器周期D.指令周期和機(jī)器周期沒有關(guān)系答案：C。指令周期是指CPU從取出一條指令并執(zhí)行該指令所需的全部時(shí)間，機(jī)器周期是CPU完成一個(gè)基本操作所需的時(shí)間。一個(gè)指令周期通常包含多個(gè)機(jī)器周期，所以指令周期大于機(jī)器周期。5.若某存儲(chǔ)器芯片地址線為12根，那么它的存儲(chǔ)容量為（）。A.1KBB.2KBC.4KBD.8KB答案：C。地址線為12根，存儲(chǔ)單元個(gè)數(shù)為2^12=4096個(gè)，若按字節(jié)編址，存儲(chǔ)容量=2^12B=4KB。6.下列關(guān)于Cache的說(shuō)法，錯(cuò)誤的是（）。A.Cache是一種高速緩沖存儲(chǔ)器B.Cache的作用是提高CPU訪問存儲(chǔ)器的速度C.Cache的容量一般比主存大D.Cache可以減少CPU等待數(shù)據(jù)的時(shí)間答案：C。Cache是一種高速緩沖存儲(chǔ)器，其作用是提高CPU訪問存儲(chǔ)器的速度，減少CPU等待數(shù)據(jù)的時(shí)間。Cache的容量一般比主存小很多，它是利用局部性原理，將CPU近期可能會(huì)訪問的數(shù)據(jù)和指令預(yù)先存儲(chǔ)在其中，以加快訪問速度。7.某計(jì)算機(jī)的指令系統(tǒng)中，指令格式為操作碼+地址碼，若操作碼長(zhǎng)度為8位，則該指令系統(tǒng)最多可以有（）條不同的指令。A.128B.256C.512D.1024答案：B。操作碼長(zhǎng)度為8位，不同的操作碼組合數(shù)為2^8=256種，所以該指令系統(tǒng)最多可以有256條不同的指令。8.在微程序控制器中，微指令的控制方式有（）。A.同步控制和異步控制B.直接控制和間接控制C.水平型微指令和垂直型微指令D.靜態(tài)控制和動(dòng)態(tài)控制答案：C。在微程序控制器中，微指令的控制方式主要分為水平型微指令和垂直型微指令。水平型微指令并行操作能力強(qiáng)，執(zhí)行速度快，但微指令字長(zhǎng)較長(zhǎng)；垂直型微指令類似于機(jī)器指令，微指令字長(zhǎng)較短，但并行操作能力弱，執(zhí)行速度慢。9.下列關(guān)于總線的說(shuō)法，正確的是（）。A.總線是連接計(jì)算機(jī)各部件的一組公共信號(hào)線B.總線只能單向傳輸數(shù)據(jù)C.總線的帶寬只與總線的工作頻率有關(guān)D.總線不需要仲裁機(jī)制答案：A。總線是連接計(jì)算機(jī)各部件的一組公共信號(hào)線，用于在各部件之間傳輸數(shù)據(jù)、地址和控制信息。總線可以雙向傳輸數(shù)據(jù)，總線的帶寬與總線的工作頻率和數(shù)據(jù)傳輸位數(shù)有關(guān)。為了避免多個(gè)設(shè)備同時(shí)占用總線而產(chǎn)生沖突，總線需要仲裁機(jī)制來(lái)決定哪個(gè)設(shè)備可以使用總線。10.若某計(jì)算機(jī)的主頻為500MHz，每個(gè)指令周期平均包含4個(gè)機(jī)器周期，每個(gè)機(jī)器周期包含4個(gè)時(shí)鐘周期，則該計(jì)算機(jī)的平均指令執(zhí)行速度為（）MIPS。A.25B.31.25C.62.5D.125答案：B。時(shí)鐘周期=1/主頻=1/500MHz=2ns，機(jī)器周期=4個(gè)時(shí)鐘周期=8ns，指令周期=4個(gè)機(jī)器周期=32ns，平均指令執(zhí)行速度=1/指令周期=1/(32×10^-9)s=31.25MIPS。11.下列關(guān)于浮點(diǎn)數(shù)的表示，錯(cuò)誤的是（）。A.浮點(diǎn)數(shù)由階碼和尾數(shù)兩部分組成B.階碼表示小數(shù)點(diǎn)的位置C.尾數(shù)表示數(shù)值的有效數(shù)字D.浮點(diǎn)數(shù)的表示范圍和精度只與尾數(shù)有關(guān)答案：D。浮點(diǎn)數(shù)由階碼和尾數(shù)兩部分組成，階碼表示小數(shù)點(diǎn)的位置，尾數(shù)表示數(shù)值的有效數(shù)字。浮點(diǎn)數(shù)的表示范圍主要由階碼決定，精度主要由尾數(shù)決定，所以浮點(diǎn)數(shù)的表示范圍和精度與階碼和尾數(shù)都有關(guān)。12.在CPU中，程序計(jì)數(shù)器（PC）的作用是（）。A.存放當(dāng)前正在執(zhí)行的指令B.存放下一條要執(zhí)行的指令的地址C.存放運(yùn)算結(jié)果D.存放操作數(shù)答案：B。程序計(jì)數(shù)器（PC）用于存放下一條要執(zhí)行的指令的地址，CPU根據(jù)PC的值從存儲(chǔ)器中取出指令并執(zhí)行，每取出一條指令，PC的值會(huì)自動(dòng)更新，指向下一條指令的地址。13.下列關(guān)于DMA方式的說(shuō)法，正確的是（）。A.DMA方式是由CPU直接控制數(shù)據(jù)傳輸B.DMA方式不需要CPU參與任何操作C.DMA方式可以在主存和外設(shè)之間直接進(jìn)行數(shù)據(jù)傳輸D.DMA方式的傳輸速度比程序查詢方式慢答案：C。DMA（直接內(nèi)存訪問）方式可以在主存和外設(shè)之間直接進(jìn)行數(shù)據(jù)傳輸，不需要CPU直接控制數(shù)據(jù)傳輸，但在DMA傳輸開始前和結(jié)束后，CPU還是需要進(jìn)行一些初始化和結(jié)束處理等操作。DMA方式的傳輸速度比程序查詢方式快很多，因?yàn)樗鼫p少了CPU的干預(yù)。14.某計(jì)算機(jī)采用雙操作數(shù)指令格式，操作數(shù)地址存放在指令中，這種尋址方式稱為（）。A.立即尋址B.直接尋址C.間接尋址D.寄存器尋址答案：B。直接尋址是指操作數(shù)的地址直接存放在指令中，CPU根據(jù)指令中的地址直接從存儲(chǔ)器中取出操作數(shù)。立即尋址是指操作數(shù)直接包含在指令中；間接尋址是指指令中給出的是操作數(shù)地址的地址；寄存器尋址是指操作數(shù)存放在寄存器中。15.下列關(guān)于中斷的說(shuō)法，錯(cuò)誤的是（）。A.中斷是指CPU在執(zhí)行程序過(guò)程中，遇到某些特殊情況時(shí)，暫停當(dāng)前程序的執(zhí)行，轉(zhuǎn)去處理這些特殊情況B.中斷可以提高CPU的利用率C.中斷源可以是外部設(shè)備，也可以是內(nèi)部程序錯(cuò)誤D.所有中斷請(qǐng)求都會(huì)立即得到CPU的響應(yīng)答案：D。并不是所有中斷請(qǐng)求都會(huì)立即得到CPU的響應(yīng)，CPU在響應(yīng)中斷時(shí)需要滿足一定的條件，例如當(dāng)前指令執(zhí)行完畢、中斷允許標(biāo)志位為允許等。中斷是指CPU在執(zhí)行程序過(guò)程中，遇到某些特殊情況時(shí)，暫停當(dāng)前程序的執(zhí)行，轉(zhuǎn)去處理這些特殊情況，中斷可以提高CPU的利用率，中斷源可以是外部設(shè)備，也可以是內(nèi)部程序錯(cuò)誤。二、填空題（每題2分，共20分）1.計(jì)算機(jī)中常用的數(shù)制有二進(jìn)制、八進(jìn)制、十進(jìn)制和______。答案：十六進(jìn)制2.若[X]補(bǔ)=10011000，則X的真值為______。答案：-1101000。補(bǔ)碼10011000對(duì)應(yīng)的原碼為11101000（符號(hào)位不變，其余位取反加1），所以真值為-1101000。3.存儲(chǔ)器的主要性能指標(biāo)有存儲(chǔ)容量、存取速度和______。答案：可靠性4.指令系統(tǒng)按指令格式可分為定長(zhǎng)指令格式和______。答案：變長(zhǎng)指令格式5.微程序控制器中，微程序存放在______中。答案：控制存儲(chǔ)器6.總線按功能可分為數(shù)據(jù)總線、地址總線和______。答案：控制總線7.浮點(diǎn)數(shù)的規(guī)格化是指尾數(shù)的最高位為______。答案：18.CPU中，用于暫存運(yùn)算結(jié)果的寄存器是______。答案：累加器9.DMA控制器主要由______、地址寄存器、數(shù)據(jù)寄存器和控制邏輯等組成。答案：命令/狀態(tài)寄存器10.中斷處理過(guò)程一般包括中斷請(qǐng)求、______、中斷響應(yīng)、中斷處理和中斷返回。答案：中斷判優(yōu)三、簡(jiǎn)答題（每題10分，共30分）1.簡(jiǎn)述計(jì)算機(jī)硬件系統(tǒng)的五大組成部分及其功能。答：計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成。-運(yùn)算器：主要負(fù)責(zé)對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，是計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理的核心部件。例如，在進(jìn)行數(shù)值計(jì)算時(shí)，運(yùn)算器可以完成加、減、乘、除等算術(shù)運(yùn)算；在進(jìn)行邏輯判斷時(shí)，運(yùn)算器可以完成與、或、非等邏輯運(yùn)算。-控制器：是計(jì)算機(jī)的指揮中心，它負(fù)責(zé)從存儲(chǔ)器中取出指令并進(jìn)行譯碼和執(zhí)行?？刂破鞲鶕?jù)指令的要求，向計(jì)算機(jī)的各個(gè)部件發(fā)出控制信號(hào)，協(xié)調(diào)各部件的工作，使計(jì)算機(jī)能夠按照程序的要求自動(dòng)、有序、協(xié)調(diào)地完成各種操作。-存儲(chǔ)器：用于存儲(chǔ)程序和數(shù)據(jù)，是計(jì)算機(jī)記憶信息的部件。存儲(chǔ)器可以分為主存儲(chǔ)器（內(nèi)存）和輔助存儲(chǔ)器（外存）。主存儲(chǔ)器速度快，但容量相對(duì)較小；輔助存儲(chǔ)器容量大，但速度相對(duì)較慢。-輸入設(shè)備：用于將外部的信息（如數(shù)據(jù)、程序、命令等）輸入到計(jì)算機(jī)中。常見的輸入設(shè)備有鍵盤、鼠標(biāo)、掃描儀、麥克風(fēng)等。-輸出設(shè)備：用于將計(jì)算機(jī)處理后的結(jié)果以人們能夠識(shí)別的形式輸出。常見的輸出設(shè)備有顯示器、打印機(jī)、音箱等。2.簡(jiǎn)述Cache的工作原理。答：Cache的工作原理基于程序訪問的局部性原理，包括時(shí)間局部性和空間局部性。-時(shí)間局部性：是指如果一個(gè)存儲(chǔ)單元被訪問，那么在不久的將來(lái)它很可能會(huì)再次被訪問。例如，在一個(gè)循環(huán)程序中，循環(huán)體內(nèi)的指令和數(shù)據(jù)會(huì)被多次重復(fù)訪問。-空間局部性：是指如果一個(gè)存儲(chǔ)單元被訪問，那么與它相鄰的存儲(chǔ)單元也很可能會(huì)被訪問。例如，在訪問一個(gè)數(shù)組時(shí)，通常會(huì)依次訪問數(shù)組中的各個(gè)元素。Cache是介于CPU和主存之間的高速緩沖存儲(chǔ)器。當(dāng)CPU要訪問主存中的數(shù)據(jù)時(shí)，首先會(huì)在Cache中查找該數(shù)據(jù)。如果該數(shù)據(jù)在Cache中（命中），則直接從Cache中讀取數(shù)據(jù)，這樣可以大大提高訪問速度；如果該數(shù)據(jù)不在Cache中（未命中），則需要從主存中讀取該數(shù)據(jù)，并將該數(shù)據(jù)以及其相鄰的一部分?jǐn)?shù)據(jù)一起調(diào)入Cache中，以便后續(xù)可能的訪問。Cache會(huì)不斷地更新其中的數(shù)據(jù)，以保證Cache中存儲(chǔ)的是CPU近期可能會(huì)訪問的數(shù)據(jù)。3.簡(jiǎn)述中斷處理的過(guò)程。答：中斷處理過(guò)程一般包括以下幾個(gè)步驟：-中斷請(qǐng)求：外部設(shè)備或內(nèi)部程序在需要CPU處理某些特殊情況時(shí)，會(huì)向CPU發(fā)出中斷請(qǐng)求信號(hào)。例如，當(dāng)鍵盤有按鍵按下時(shí)，鍵盤控制器會(huì)向CPU發(fā)出中斷請(qǐng)求。-中斷判優(yōu)：當(dāng)有多個(gè)中斷請(qǐng)求同時(shí)到來(lái)時(shí)，需要根據(jù)中斷源的優(yōu)先級(jí)對(duì)這些中斷請(qǐng)求進(jìn)行排隊(duì)，確定哪個(gè)中斷請(qǐng)求優(yōu)先得到處理。中斷優(yōu)先級(jí)的設(shè)置通常是根據(jù)中斷源的重要性和緊急程度來(lái)確定的。-中斷響應(yīng)：CPU在滿足一定條件（如當(dāng)前指令執(zhí)行完畢、中斷允許標(biāo)志位為允許等）時(shí)，會(huì)響應(yīng)中斷請(qǐng)求。CPU會(huì)暫停當(dāng)前正在執(zhí)行的程序，保存當(dāng)前程序的現(xiàn)場(chǎng)（如程序計(jì)數(shù)器、寄存器等的值），然后將程序控制權(quán)轉(zhuǎn)移到相應(yīng)的中斷服務(wù)程序入口地址。-中斷處理：CPU執(zhí)行相應(yīng)的中斷服務(wù)程序，對(duì)中斷事件進(jìn)行處理。中斷服務(wù)程序通常包括保護(hù)現(xiàn)場(chǎng)、執(zhí)行中斷處理任務(wù)、恢復(fù)現(xiàn)場(chǎng)等操作。-中斷返回：當(dāng)中斷服務(wù)程序執(zhí)行完畢后，CPU會(huì)恢復(fù)之前保存的現(xiàn)場(chǎng)，將程序控制權(quán)返回給原來(lái)被中斷的程序，繼續(xù)執(zhí)行原來(lái)的程序。四、綜合題（每題10分，共20分）1.已知某計(jì)算機(jī)的指令系統(tǒng)采用定長(zhǎng)指令格式，指令長(zhǎng)度為16位，操作碼長(zhǎng)度為6位，地址碼長(zhǎng)度為10位。若采用單地址指令和雙地址指令兩種格式，且雙地址指令有16條，問單地址指令最多可以有多少條？解：-操作碼長(zhǎng)度為6位，總的操作碼組合數(shù)為2^6=64種。-雙地址指令有16條，占用了16種操作碼組合。-剩余的操作碼組合數(shù)為64-16=48種。-對(duì)于單地址指令，由于操作碼可以擴(kuò)展，這48種操作碼中的每一種都可以擴(kuò)展出2^10種單地址指令。-所以單地址指令最多可以有48×2^10=49152條。2.某計(jì)算機(jī)的主存容量為1MB，Cache容量為16KB，塊長(zhǎng)為16B。采用直接映射方式，試計(jì)算：（1）主存地址和Cache地址各多少位？（2）主存地址如何劃分？各部分的位數(shù)是多少？解：（1）-主存容量為1MB=2^20B，所以主存地址為20位。-Cache容量為16KB=2^14B，塊長(zhǎng)為16