2025年(微電子科學(xué)與工程)半導(dǎo)體制造設(shè)備試題及答案一、單項(xiàng)選擇題（每題2分，共20分）1.在28nm節(jié)點(diǎn)以下，為抑制短溝道效應(yīng)而引入的應(yīng)力技術(shù)中，以下哪一項(xiàng)屬于全局應(yīng)力（GlobalStress）？A.源/漏嵌入式SiGe（eSiGe）B.雙應(yīng)力襯墊（DSL）C.應(yīng)力記憶技術(shù)（SMT）D.高k金屬柵（HKMG）答案：B解析：DSL是在整個(gè)晶圓表面沉積張/壓應(yīng)力氮化硅薄膜，屬于全局應(yīng)力；其余三項(xiàng)均為局部應(yīng)力技術(shù)。2.在EUV光刻機(jī)中，用于保護(hù)掩模版免受污染的關(guān)鍵部件是：A.薄膜（Pellicle）B.投影光學(xué)系統(tǒng)（PO）C.中間掩模（REMA）D.光源收集器（Collector）答案：A解析：EUV波段吸收強(qiáng)，傳統(tǒng)薄膜無(wú)法透光，ASML采用50nm多晶硅/氮化硅復(fù)合薄膜，透射率≥90%，是防護(hù)核心。3.對(duì)于300mm晶圓，在CMP后清洗（PostCMPClean）中，去除Cu殘留最常用的化學(xué)試劑組合是：A.HF+H?O?B.Citricacid+BTAC.NH?OH+H?O?D.HCl+H?O?答案：B解析：Citricacid絡(luò)合Cu2?，BTA（苯并三氮唑）在Cu表面形成致密保護(hù)膜，抑制腐蝕，兼顧清洗與防腐蝕。4.在原子層沉積（ALD）Al?O?工藝中，若TMA脈沖時(shí)間固定，提高襯底溫度從250°C升至350°C，則每周期生長(zhǎng)率（GPC）將：A.線性增加B.先增后減C.基本不變D.指數(shù)下降答案：C解析：ALD處于飽和區(qū)，溫度窗口內(nèi)GPC由表面反應(yīng)自限性決定，250–350°C屬Al?O?溫度窗口，GPC恒定約1.1?/cycle。5.在等離子體刻蝕SiO?時(shí)，為獲得高刻蝕選擇比（SiO?:Si>30:1），通常優(yōu)先選用的氣體組合是：A.CF?/CHF?B.Cl?/ArC.HBr/O?D.SF?/C?F?答案：A解析：CF?/CHF?提供大量CFx聚合物，在Si表面形成富碳氟聚合物保護(hù)層，抑制Si刻蝕，選擇比最高。6.對(duì)于7nm節(jié)點(diǎn)FinFET，鰭高（Hfin）與鰭寬（Wfin）設(shè)計(jì)值約為：A.30nm/8nmB.42nm/6nmC.54nm/4nmD.60nm/10nm答案：B解析：ITRS與臺(tái)積電N7設(shè)計(jì)手冊(cè)給出Hfin≈42nm，Wfin≈6nm，兼顧驅(qū)動(dòng)電流與短溝道控制。7.在電子束檢測(cè)（eBeamInspection）中，決定最小缺陷捕獲尺寸的關(guān)鍵參數(shù)是：A.束流密度B.著陸能量（LandingEnergy）C.像素尺寸（PixelSize）D.掃描場(chǎng)大?。‵OV）答案：C解析：像素尺寸直接對(duì)應(yīng)空間采樣率，像素越大，最小可分辨缺陷尺寸越大；主流3nm節(jié)點(diǎn)采用1nm像素。8.在離子注入后快速熱退火（RTA）中，為抑制瞬態(tài)增強(qiáng)擴(kuò)散（TED），最常采用的升溫速率是：A.10°C/sB.50°C/sC.200°C/sD.1000°C/s答案：C解析：200°C/s可在短時(shí)間內(nèi)達(dá)到峰值溫度，減少點(diǎn)缺陷與雜質(zhì)相互作用時(shí)間，抑制TED，同時(shí)保持高激活率。9.在金屬有機(jī)化學(xué)氣相沉積（MOCVD）生長(zhǎng)GaN時(shí)，為降低螺紋位錯(cuò)密度（TDD），引入的緩沖層技術(shù)是：A.低溫GaN成核層（LTGaN）B.高溫AlN插入層C.InGaN應(yīng)力調(diào)制層D.SiN?納米掩模答案：B解析：高溫AlN插入層可過(guò)濾位錯(cuò)，降低TDD一個(gè)數(shù)量級(jí)至5×10?cm?2以下，提升LED內(nèi)量子效率。10.在3DNAND垂直通道刻蝕中，實(shí)現(xiàn)40:1深孔刻蝕最關(guān)鍵的工藝控制參數(shù)是：A.腔室壓力B.襯底溫度C.射頻功率脈沖占空比D.氣體流量比答案：C解析：脈沖占空比調(diào)節(jié)離子能量與自由基比率，降低電荷積累與微槽（Notching）效應(yīng)，保證深孔垂直度。二、多項(xiàng)選擇題（每題3分，共15分；多選少選均不得分）11.以下哪些措施可有效降低KrF光刻膠的線寬粗糙度（LWR）？A.添加PAG負(fù)載型淬滅劑B.降低曝光后烘烤（PEB）溫度C.采用分子玻璃光刻膠D.增加顯影液TMAH濃度E.引入頂層抗反射涂層（TARC）答案：A、C、E解析：A抑制酸擴(kuò)散，C降低聚合物鏈段運(yùn)動(dòng)，E減少駐波；B降低溫度會(huì)增大LWR，D增加濃度導(dǎo)致溶解不均勻。12.在ALDW成核層工藝中，為抑制SiCl?副產(chǎn)物對(duì)Si襯底的腐蝕，可采?。篈.預(yù)沉積TiN阻擋層B.降低WF?脈沖溫度C.采用SiH?替代Si?H?作為Si源D.增加H?等離子體還原步驟E.縮短WF?暴露時(shí)間答案：A、D、E解析：TiN阻擋層隔離WF?與Si，H?等離子體還原降低F濃度，縮短時(shí)間減少反應(yīng)量；Si?H?活性更低，C錯(cuò)誤。13.關(guān)于深紫外（DUV）光源193nmArF準(zhǔn)分子激光，下列說(shuō)法正確的是：A.重復(fù)頻率可達(dá)6kHzB.光譜線寬（E95）<0.3pmC.采用氦氣作為緩沖氣體D.激光腔需使用CaF?棱鏡E.輸出功率約90W答案：A、B、D、E解析：C錯(cuò)誤，緩沖氣體為Ne/He混合，但主要緩沖為Ne，降低線寬需CaF?光學(xué)件。14.在Cu雙大馬士革工藝中，導(dǎo)致電遷移（EM）壽命退化的缺陷來(lái)源包括：A.溝槽側(cè)壁粗糙B.Cu/阻擋層界面空洞C.低k材料吸濕D.過(guò)孔底部Cu過(guò)度侵蝕（Vnotch）E.封裝應(yīng)力誘導(dǎo)晶圓彎曲答案：B、D解析：界面空洞與Vnotch直接增大電流密度梯度，EM失效加速；其余為間接因素。15.在300mm晶圓廠AMHS（自動(dòng)物料搬運(yùn)系統(tǒng)）中，實(shí)現(xiàn)12分鐘生產(chǎn)周期（CycleTime）的關(guān)鍵技術(shù)有：A.高速OHT（OverheadHoistTransport）速度5m/sB.多層立體Stocker緩存C.基于DAG的實(shí)時(shí)調(diào)度算法D.無(wú)線供電（WPS）減少滑觸線維護(hù)E.晶圓盒RFID雙頻標(biāo)簽答案：A、B、C解析：D、E提升可靠性，但對(duì)CycleTime貢獻(xiàn)<5%，非瓶頸。三、判斷題（每題1分，共10分；正確打“√”，錯(cuò)誤打“×”）16.在電子束直寫（EBL）中，采用更高加速電壓（100keV）會(huì)顯著降低鄰近效應(yīng)。答案：√解析：高能電子前向散射增強(qiáng)，背散射范圍擴(kuò)大但劑量占比下降，有效降低鄰近效應(yīng)。17.在等離子體刻蝕中，增加偏壓功率會(huì)提高自由基密度。答案：×解析：偏壓功率主要增加離子能量，自由基密度由源功率決定。18.對(duì)于3nm節(jié)點(diǎn)，柵極接觸（GateContactOverActive,GCA）采用Ru替代W可降低接觸電阻30%。答案：√解析：Ru功函數(shù)4.7eV，與nSi界面勢(shì)壘低，電阻率7μΩ·cm，比W低40%。19.在晶圓級(jí)封裝（WLP）中，TSV深孔電鍍Cu時(shí)，添加抑制劑（Suppressor）可提高底部沉積速率。答案：×解析：抑制劑吸附在開(kāi)口，抑制側(cè)壁沉積，實(shí)現(xiàn)自下而上填充，底部速率相對(duì)提高表述不嚴(yán)謹(jǐn)，應(yīng)為“相對(duì)提高底部與側(cè)壁速率比”。20.使用高真空化學(xué)氣相沉積（UHVCVD）生長(zhǎng)SiGe時(shí)，生長(zhǎng)速率與襯底晶向無(wú)關(guān)。答案：×解析：UHVCVD表面反應(yīng)受限，Si(100)與(110)生長(zhǎng)速率差異可達(dá)3倍。21.在EUV光刻中，光刻膠曝光劑量mJ/cm2越大，則隨機(jī)缺陷（StochasticDefect）越少。答案：√解析：高劑量增加光子吸收數(shù)，降低光子/酸密度波動(dòng)，減少橋接/斷線缺陷。22.在ALD高k沉積中，引入O?作為氧化劑可提高界面陷阱密度（Dit）。答案：×解析：O?強(qiáng)氧化性可鈍化界面懸掛鍵，Dit降低。23.對(duì)于14nmFinFET，采用應(yīng)變硅（sSi）通道可提升電子遷移率20%。答案：√解析：雙軸張應(yīng)變1.2GPa可分裂能谷，降低有效質(zhì)量，遷移率提升18–22%。24.在晶圓廠潔凈室中，F(xiàn)FU風(fēng)速越大，顆粒去除效率越高，但振動(dòng)會(huì)增大。答案：√解析：風(fēng)速0.45m/s為平衡點(diǎn)，>0.55m/s振動(dòng)噪聲指數(shù)上升。25.在Cu電鍍中，增加Cl?濃度會(huì)促進(jìn)陽(yáng)極鈍化，降低電鍍均勻性。答案：√解析：Cl?與Cu?形成不溶CuCl膜，導(dǎo)致陽(yáng)極極化增大，電流分布不均。四、填空題（每空2分，共20分）26.在5nm節(jié)點(diǎn)，為實(shí)現(xiàn)n/p器件功函數(shù)分離，采用__________偶極子技術(shù)，其典型材料為_(kāi)_________。答案：La?O?偶極子，La?O?27.在等離子體刻蝕SiN時(shí)，為獲得高選擇比SiN:SiO?，常加入__________氣體，其作用是生成__________聚合物保護(hù)膜。答案：CH?F?，富氫氟碳聚合物28.在電子束檢測(cè)中，二次電子產(chǎn)額（SEY）峰值出現(xiàn)在著陸能量約__________eV，此時(shí)缺陷信噪比最高。答案：40029.在3DNAND字線堆疊中，W替代多晶硅作為柵極材料，其電阻率需低于__________μΩ·cm，以滿足RC延遲要求。答案：1030.在晶圓廠VOC處理系統(tǒng)中，沸石轉(zhuǎn)輪濃縮比通常為_(kāi)_________，再經(jīng)RTO處理，去除率可達(dá)__________%。答案：10–20，>9931.在ALDTiN工藝中，采用TDMAT前驅(qū)體，其飽和脈沖時(shí)間需大于__________s，溫度窗口為_(kāi)_________°C。答案：0.5，250–35032.在Cu雙大馬士革結(jié)構(gòu)中，低k材料k值需低于__________，孔隙率約__________%。答案：2.4，20–3033.在EUV掩模中，吸收層材料由TaBN改為_(kāi)_________，可降低陰影效應(yīng)__________%。答案：Ni，1534.在300mm晶圓CMP中，為降低邊緣滾降（EdgeRollOff），采用__________頭壓力分區(qū)技術(shù)，邊緣區(qū)壓力降低__________%。答案：Zone3，2035.在GaNHEMT制造中，為抑制電流崩塌，表面鈍化層采用__________厚度__________nm。答案：SiN?，50五、簡(jiǎn)答題（每題8分，共24分）36.簡(jiǎn)述在3nm節(jié)點(diǎn)采用環(huán)繞柵極（GAA）納米片（Nanosheet）結(jié)構(gòu)替代FinFET的三大技術(shù)動(dòng)因，并指出制造流程中新增的關(guān)鍵設(shè)備。答案：（1）短溝道效應(yīng)控制：Nanosheet寬度<12nm，柵極四面環(huán)繞，亞閾值擺幅降低至65mV/dec，F(xiàn)inFET僅三面柵，漏電流高一個(gè)數(shù)量級(jí)。（2）驅(qū)動(dòng)電流提升：堆疊3層Nanosheet，有效寬度增加2.4倍，飽和電流提升35%。（3）閾值電壓（Vt）靈活調(diào)節(jié)：通過(guò)不同金屬功函數(shù)柵極堆疊（AlTiN、TiAlC），實(shí)現(xiàn)n/p多Vt器件，無(wú)需額外掩模。新增關(guān)鍵設(shè)備：a.原子層刻蝕（ALE）系統(tǒng)，用于精確去除SiGe犧牲層，橫向刻蝕均勻性<0.5nm；b.高真空橫向外延（HVE）系統(tǒng)，在Nanosheet邊緣選擇性外延Si/SiGe，降低串聯(lián)電阻；c.超薄膜厚測(cè)量橢偏儀（VUVSE），對(duì)5層堆疊3nmSi通道厚度實(shí)現(xiàn)0.1?重復(fù)精度。37.描述在EUV光刻中隨機(jī)缺陷（StochasticDefect）產(chǎn)生的物理機(jī)制，并給出三種降低缺陷密度的工藝優(yōu)化方案。答案：機(jī)制：EUV光子能量92eV，光子吸收服從泊松分布，當(dāng)局部光子數(shù)低于閾值，光酸生成不足，導(dǎo)致顯影后線寬局部縮頸或斷裂；反之過(guò)量光子產(chǎn)生橋接。優(yōu)化方案：（1）光刻膠改性：采用分子玻璃型（MolecularGlass）光刻膠，酸擴(kuò)散長(zhǎng)度<4nm，提升圖像對(duì)比度；（2）光源劑量提升：將曝光劑量從30mJ/cm2提升至45mJ/cm2，光子密度波動(dòng)降低25%，缺陷密度下降60%；（3）顯影工藝優(yōu)化：采用負(fù)顯影（NegativeToneDevelopment,NTD）工藝，利用有機(jī)溶劑溶解未曝光區(qū)，降低顯影液表面張力，減少崩塌。38.解釋在Cu雙大馬士革結(jié)構(gòu)中，電遷移（EM）失效的“底部空洞”形成機(jī)理，并給出兩種在線檢測(cè)與一種工藝改進(jìn)方案。答案：機(jī)理：Cu電鍍后晶粒尺寸分布不均，在過(guò)孔底部存在<100>取向小晶粒，其界面擴(kuò)散激活能低（0.7eV），電流密度集中導(dǎo)致Cu原子沿Cu/阻擋層界面擴(kuò)散，形成空洞并向上擴(kuò)展，最終開(kāi)路。在線檢測(cè)：a.電子束掃描（eBeamInspection），利用電壓對(duì)比（VC）模式，捕獲過(guò)孔底部空洞，靈敏度20nm；b.聲學(xué)掃描（SAM），采用1GHz超聲換能器，檢測(cè)界面脫層信號(hào)，與VC互補(bǔ)。工藝改進(jìn)：在Cu電鍍后增加350°C2h退火，促進(jìn)晶粒長(zhǎng)大至500nm，同時(shí)引入1nmAl摻雜Cu，界面擴(kuò)散激活能提升至0.95eV，EM壽命提高5倍。六、計(jì)算題（共11分）39.某3nm節(jié)點(diǎn)GAANanosheet器件，單根Nanosheet寬度W=12nm，高度H=5nm，堆疊3層，溝道長(zhǎng)度L=20nm，柵極氧化層EOT=1