1T/CASMESXXXX—XXXX伺服驅(qū)動器高頻波載PCBA差分抗干擾系統(tǒng)設(shè)計(jì)規(guī)范本文件規(guī)定了伺服驅(qū)動器高頻波載PCBA差分抗干擾系統(tǒng)設(shè)計(jì)的設(shè)計(jì)原則、設(shè)計(jì)要求、驗(yàn)證方法、實(shí)施管理。本標(biāo)準(zhǔn)適用于工業(yè)機(jī)器人、數(shù)控機(jī)床等自動化設(shè)備用伺服驅(qū)動器的PCBA設(shè)計(jì)、生產(chǎn)及檢驗(yàn)，其他類似高頻開關(guān)類電力電子設(shè)備的PCBA差分抗干擾設(shè)計(jì)可參照執(zhí)行。2規(guī)范性引用文件下列文件中的內(nèi)容通過文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中，注日期的引用文件，僅該日期對應(yīng)的版本適用于本文件；不注日期的引用文件，其最新版本（包括所有的修改單）適用于本文件。GB/T2423.22環(huán)境試驗(yàn)第2部分：試驗(yàn)方法試驗(yàn)N：溫度變化GB/T17626.2電磁兼容試驗(yàn)和測量技術(shù)靜電放電抗擾度試驗(yàn)GB/T17626.3電磁兼容試驗(yàn)和測量技術(shù)第3部分：射頻電磁場輻射抗擾度試驗(yàn)GB/T17626.5電磁兼容試驗(yàn)和測量技術(shù)浪涌（沖擊）抗擾度試驗(yàn)GB/T17626.6電磁兼容試驗(yàn)和測量技術(shù)射頻場感應(yīng)的傳導(dǎo)騷擾抗擾度3術(shù)語和定義下列術(shù)語和定義適用于本文件。3.1差分信號differentialsignal一對幅度相等、相位相反的信號，通過兩根走線傳輸，干擾信號以共模形式存在，可通過差分接收電路抵消，具有強(qiáng)抗干擾能力。3.2共模干擾common-modeinterference同時(shí)作用于差分信號對兩根走線的干擾信號，表現(xiàn)為對地的電位波動。3.3地平面groundplanePCB上完整的銅箔層，用于提供信號回流路徑、屏蔽干擾及散熱。4縮略語下列縮略語適用于本文件。ADC：模數(shù)轉(zhuǎn)換器（Analog-to-DigitalConverter）CMRR：共模抑制比（CommonModeRejectionRatio）DSP：數(shù)字信號處理器（DigitalSignalProcessor）EMC：電磁兼容性（ElectromagneticCompatibility）FPGA：可程序化邏輯門陣列（Field-ProgrammableGateArray）T/CASMESXXXX—XXXX2IGBT：絕緣柵雙極型晶體管（InsulatedGateBipolarTransistor）MCU：微控制單元（MicrocontrollerUnit）PCB：印刷電路板（PrintedCircuitBoard）PCBA：印刷電路板組裝（PrintedCircuitBoardAssembly）PWM：脈寬調(diào)制（Pulse-WidthModulation）SVPWM：空間矢量脈寬調(diào)制（SpaceVectorPulseWidthModulation）5設(shè)計(jì)原則5.1源頭抑制優(yōu)先通過優(yōu)化電路拓?fù)洹⒄{(diào)制策略及器件選型，抑制干擾源的產(chǎn)生，從根本上降低干擾強(qiáng)度。5.2路徑阻斷通過合理的PCB布局、布線、接地及屏蔽設(shè)計(jì)，阻斷干擾信號的傳播路徑，減少干擾對敏感電路的影響。5.3敏感保護(hù)針對微弱信號、控制信號等敏感電路，采取專項(xiàng)防護(hù)措施，提升其抗干擾能力。5.4對稱設(shè)計(jì)差分信號傳輸鏈路保持物理結(jié)構(gòu)對稱，確保共模干擾可有效抵消，保障共模抑制比。5.5最小環(huán)路關(guān)鍵功率回路、信號回路的面積應(yīng)盡可能小，降低電磁輻射及電磁耦合干擾。6設(shè)計(jì)要求6.1干擾源抑制設(shè)計(jì)6.1.1調(diào)制策略優(yōu)化6.1.1.1應(yīng)采用優(yōu)化的PWM調(diào)制算法，優(yōu)先選用SVPWM技術(shù)。6.1.1.2可根據(jù)應(yīng)用場景提高載波頻率，將干擾頻譜移至更高頻段，便于濾波處理，同時(shí)降低電機(jī)噪聲和轉(zhuǎn)矩脈動；提高載波頻率時(shí)應(yīng)兼顧開關(guān)損耗。6.1.1.3高端伺服驅(qū)動器宜采用軟開關(guān)技術(shù)，通過諧振電路使功率器件在零電壓或零電流條件下開關(guān)，顯著降低dv/dt和di/dt。6.1.2輸出濾波器配置6.1.2.1驅(qū)動器輸出端應(yīng)串聯(lián)du/dt濾波器，減緩電壓上升沿陡度，降低容性漏電流及對外輻射。6.1.2.2長電纜應(yīng)用場景下，應(yīng)配置正弦波濾波器，將PWM脈沖濾波為近似正弦波，消除電機(jī)絕緣應(yīng)力問題。6.1.2.3電機(jī)電纜回路中應(yīng)設(shè)置共模扼流圈，抑制高頻共模電流。6.1.3器件選型6.1.3.1功率器件應(yīng)選用dv/dt、di/dt特性匹配的型號，降低開關(guān)過程中的干擾輻射。6.1.3.2開關(guān)電源應(yīng)選用低噪聲型號，其開關(guān)頻率應(yīng)避開敏感電路的工作頻率頻段。T/CASMESXXXX—XXXX36.1.3.3數(shù)字器件的時(shí)鐘頻率應(yīng)合理規(guī)劃，避免產(chǎn)生高頻輻射干擾與敏感電路諧振。6.2功能分區(qū)與布局設(shè)計(jì)6.2.1功能區(qū)劃分PCB應(yīng)明確劃分為以下三個(gè)功能區(qū)，采用物理空白區(qū)域或開槽進(jìn)行隔離，避免布局交叉：a)強(qiáng)電/功率區(qū)：包含整流橋、母線電容、逆變橋（IGBT模塊及其驅(qū)動電路）等高壓大電流器件；b)弱電/控制區(qū)：包含MCU、DSP、FPGA、編碼器接口、通信接口、模擬采樣電路等敏感電路；c)驅(qū)動隔離區(qū)：包含連接控制區(qū)和功率區(qū)的門級驅(qū)動電路及其隔離電源。6.2.2布局規(guī)則6.2.2.1主功率回路應(yīng)遵循“短、直、寬”原則，最大限度縮短回路長度，降低回路阻抗。6.2.2.2母線電容應(yīng)緊靠整流橋和IGBT模塊布置，IGBT的P/N電源端子應(yīng)直接、最短距離連接至母線電容引腳。6.2.2.3驅(qū)動隔離區(qū)應(yīng)位于強(qiáng)電/功率區(qū)與弱電/控制區(qū)之間，實(shí)現(xiàn)兩類區(qū)域的隔離緩沖。6.2.2.4敏感器件應(yīng)遠(yuǎn)離IGBT模塊、母線、PWM驅(qū)動線、電機(jī)輸出端子等高壓大電流干擾源，間距不小于8mm，或通過接地隔離帶隔離。6.2.2.5MCU的復(fù)位、時(shí)鐘等關(guān)鍵控制信號線應(yīng)避免與噪聲線長距離平行走線。6.2.3關(guān)鍵回路優(yōu)化6.2.3.1IGBT驅(qū)動環(huán)路、電流采樣輸入環(huán)路的面積應(yīng)盡可能小，抑制高頻輻射和自干擾。6.2.3.2模擬采樣電路應(yīng)遠(yuǎn)離數(shù)字電路，避免數(shù)字噪聲耦合。6.3差分信號PCB設(shè)計(jì)6.3.1一般要求6.3.1.1差分對的兩根走線應(yīng)滿足等長、等寬、等間距要求，長度偏差應(yīng)小于10密爾（約0.254mm可通過設(shè)計(jì)工具設(shè)置差分對規(guī)則實(shí)現(xiàn)。6.3.1.2差分對應(yīng)盡可能靠近且平行走線，增強(qiáng)耦合效果，確保兩根走線接收的外部干擾一致，便于后續(xù)抵消。6.3.1.3差分走線正下方應(yīng)保留完整、不間斷的參考平面（地平面或電源平面），為信號提供低阻抗回流路徑，避免回流電流繞遠(yuǎn)路形成大輻射環(huán)路。6.3.1.4差分走線應(yīng)遠(yuǎn)離強(qiáng)干擾源，避免與功率線、時(shí)鐘線等噪聲線長距離平行走線，必要時(shí)設(shè)置接地隔離帶。6.3.2位置反饋信號（編碼器）設(shè)計(jì)6.3.2.1信號特點(diǎn)：毫伏級微弱信號，極易受干擾。6.3.2.2設(shè)計(jì)要求：a)優(yōu)先布設(shè)在PCB內(nèi)層，利用上下地層實(shí)現(xiàn)屏蔽保護(hù)；b)接收端附近應(yīng)串聯(lián)共模磁珠，按需設(shè)置電阻-電容濾波電路，并在靠近引腳處放置終端匹配電c)采用雙絞屏蔽線進(jìn)行外部連接，屏蔽層單端接地（通常在控制器/接收端），高頻場景下可根據(jù)實(shí)際情況采用“兩端接地+等電位連接”。T/CASMESXXXX—XXXX46.3.3電流采樣信號設(shè)計(jì)6.3.3.1信號特點(diǎn)：直接影響控制精度，采樣電阻兩端電壓信號微弱。6.3.3.2設(shè)計(jì)要求：a)采用開爾文連接方式，采樣走線直接從電阻焊盤引出，形成獨(dú)立、精細(xì)的差分對；b)采樣差分對應(yīng)直接連接至運(yùn)放或ADC的差分輸入端，走線短而直，下方保持完整地平面；c)ADC電源引腳附近應(yīng)焊接高頻陶瓷電容進(jìn)行退耦，電容應(yīng)緊靠引腳布置；d)采樣電阻應(yīng)選用低溫度系數(shù)、高精度型號，避免環(huán)境溫度變化影響采樣精度。6.3.4PWM驅(qū)動信號設(shè)計(jì)6.3.4.1信號特點(diǎn)：數(shù)字信號，驅(qū)動功率管開關(guān)邊緣陡峭，易產(chǎn)生輻射干擾。6.3.4.2設(shè)計(jì)要求：a)柵極驅(qū)動走線應(yīng)短而粗，減小走線電感；b)靠近功率管柵極處應(yīng)串聯(lián)小電阻，抑制振鈴和過沖；c)驅(qū)動信號差分對應(yīng)遠(yuǎn)離模擬電路和敏感信號，避免干擾耦合。6.4接地與屏蔽設(shè)計(jì)6.4.1接地系統(tǒng)設(shè)計(jì)6.4.1.1應(yīng)采用混合接地策略，分為功率地、數(shù)字地、模擬地三個(gè)獨(dú)立區(qū)域，最后在母線電容負(fù)端通過單點(diǎn)星型接地點(diǎn)連接，防止功率噪聲污染敏感地；可通過0歐電阻或磁珠實(shí)現(xiàn)單點(diǎn)連接，磁珠選型應(yīng)匹配干擾頻率。6.4.1.2現(xiàn)代高密度混合信號PCB宜采用統(tǒng)一完整的地平面，通過合理的功能分區(qū)管理噪聲，避免分割地平面導(dǎo)致的回流路徑問題。6.4.1.3強(qiáng)弱信號之間應(yīng)設(shè)置接地隔離帶進(jìn)行屏蔽，隔離帶寬度不小于2mm。6.4.1.4關(guān)鍵敏感電路的接地應(yīng)獨(dú)立，形成局部接地孤島，再通過單點(diǎn)連接至主地平面。6.4.2屏蔽設(shè)計(jì)6.4.2.1所有低電平信號線應(yīng)采用雙絞屏蔽線，雙絞結(jié)構(gòu)抑制磁場干擾，屏蔽層抑制電場干擾。6.4.2.2屏蔽層接地應(yīng)符合以下要求：a)低頻干擾場景下單端接地；b)高頻干擾場景下可兩端接地，但應(yīng)確保兩端等電位，避免形成地環(huán)路。6.4.2.3PCB上的敏感區(qū)域可通過接地屏蔽框進(jìn)行局部屏蔽，屏蔽框應(yīng)與地平面可靠連接。6.5電源與濾波設(shè)計(jì)6.5.1電源凈化6.5.1.1電網(wǎng)輸入端應(yīng)安裝EMC輸入濾波器，濾除電網(wǎng)傳入和驅(qū)動器傳出的高頻干擾。6.5.1.2控制系統(tǒng)應(yīng)采用隔離變壓器供電，提供干凈的電源環(huán)境，避免電網(wǎng)干擾耦合。6.5.1.3各功能區(qū)電源應(yīng)采用獨(dú)立的隔離電源模塊，實(shí)現(xiàn)電源域隔離，防止不同區(qū)域電源噪聲相互干擾。6.5.2濾波設(shè)計(jì)6.5.2.1模擬量信號輸入端應(yīng)設(shè)置電阻-電容濾波電路，濾除特定高頻噪聲，電阻－電容參數(shù)根據(jù)干擾頻率和信號帶寬合理選擇。6.5.2.2編碼器電源回路應(yīng)安裝濾波磁環(huán)，抑制電源線上的高頻干擾。T/CASMESXXXX—XXXX56.5.2.3所有數(shù)字器件、模擬器件的電源引腳附近均應(yīng)配置退耦電容，高頻器件應(yīng)同時(shí)配置高頻陶瓷電容（0.1μF）和電解電容（10μF），電容緊靠引腳布置，縮短退耦路徑。6.5.2.4共模扼流圈、濾波電容等器件應(yīng)靠近干擾源或信號輸入端布置，提高濾波效果。6.6接口隔離設(shè)計(jì)6.6.1編碼器接口、模擬量輸入、數(shù)字I/O等端口應(yīng)采用光耦隔離或磁隔離器件，切斷地環(huán)路電流路徑，避免干擾通過接口耦合。6.6.2隔離器件的原邊和副邊應(yīng)分屬不同接地域，隔離間距應(yīng)滿足安規(guī)要求，避免爬電和飛弧。6.6.3驅(qū)動隔離區(qū)的門級驅(qū)動電路應(yīng)配置獨(dú)立的隔離電源，確?？刂茀^(qū)與功率區(qū)的電氣隔離。7驗(yàn)證方法7.1EMC性能測試7.1.1傳導(dǎo)干擾測試：按照GB/T17626.6規(guī)定進(jìn)行，測試頻率范圍為150kHz～30MHz，驅(qū)動器電源輸入端和電機(jī)輸出端的傳導(dǎo)干擾限值應(yīng)符合產(chǎn)品相關(guān)EMC等級要求。7.1.2輻射干擾測試：按照GB/T17626.3規(guī)定進(jìn)行，測試頻率范圍為30MHz～1GHz，輻射干擾限值應(yīng)符合產(chǎn)品相關(guān)EMC等級要求。7.1.3靜電放電抗擾度測試：按照GB/T17626.2規(guī)定進(jìn)行，接觸放電電壓不低于±8kV，空氣放電電壓不低于±15kV，測試后驅(qū)動器應(yīng)能正常工作，無性能下降或故障。7.1.4浪涌抗擾度測試：按照GB/T17626.5規(guī)定進(jìn)行，電源端口浪涌電壓不低于±2kV（線－線）、±4kV（線－地），測試后驅(qū)動器應(yīng)無永久性損壞，功能正常。7.2控制精度7.2.1位置控制精度測試：在額定負(fù)載和最高轉(zhuǎn)速條件下，通過激光干涉儀測量電機(jī)實(shí)際位置與指令位置的偏差，偏差值應(yīng)不超過產(chǎn)品技術(shù)指標(biāo)要求（通常不大于±0.01mm）。7.2.2速度控制精度測試：在不同轉(zhuǎn)速檔位下，測量電機(jī)實(shí)際轉(zhuǎn)速與指令轉(zhuǎn)速的偏差率，偏差率應(yīng)不超過±0.1%。7.2.3電流采樣精度測試：在不同負(fù)載電流下，對比采樣電流值與標(biāo)準(zhǔn)電流值的偏差，偏差應(yīng)不超過±7.3噪聲抑制效果測試7.3.1CMRR測試：對差分信號回路施加共模干擾信號，測量輸入共模電壓與輸出差模電壓的比值，CMRR應(yīng)不低于80dB（1kHz時(shí)）。7.3.2信號噪聲測試：通過示波器測量敏感信號的噪聲峰值，噪聲峰值應(yīng)不超過信號幅值的5%。7.4長期穩(wěn)定性測試7.4.1高溫老化測試：在45℃環(huán)境溫度下，驅(qū)動器滿負(fù)載連續(xù)運(yùn)行1000h，期間無故障，控制精度無明顯漂移。7.4.2溫度循環(huán)測試：按照GB/T2423.22的規(guī)定，進(jìn)行–40℃~85℃溫度循環(huán)測試，循環(huán)次數(shù)不少于50次，測試后驅(qū)動器功能正常，PCB無焊點(diǎn)脫落、開裂等缺陷。8實(shí)施和管理8.1設(shè)計(jì)流程管理T/CASMESXXXX—XXXX68.1.1建立PCBA差分抗干擾設(shè)計(jì)評審機(jī)制，在方案設(shè)計(jì)、詳細(xì)設(shè)計(jì)、樣片制作等階段進(jìn)行專項(xiàng)評審，重點(diǎn)核查功能分區(qū)、差分走線、接地及屏蔽設(shè)計(jì)是否符合本文件要求。8.1.2設(shè)計(jì)過程中應(yīng)建立設(shè)計(jì)規(guī)范文檔，記錄關(guān)鍵設(shè)計(jì)參數(shù)（如差分對規(guī)則、接地方式、濾波器參數(shù)等），便于后續(xù)追溯和優(yōu)化。8.2生產(chǎn)工藝要求8.2.1PCB制作應(yīng)選用符合高頻性能和機(jī)械強(qiáng)度要求的基材。8.2.2差分走線的線寬、間距應(yīng)嚴(yán)格設(shè)計(jì)要求制作，偏差不超過±10%。8.