1、I2C巴士介紹1.概述：集成電路是內(nèi)部集成電路的縮寫，發(fā)音為“眼方ce”或“眼雙ce”，是雙線接口。集成電路只使用兩條雙向線路，一條串行數(shù)據(jù)線(SDA)和另一條串行時(shí)鐘(SCL)。SCL:上升沿向每個(gè)EEPROM器件輸入數(shù)據(jù)；下降沿驅(qū)動(dòng)EEPROM器件輸出數(shù)據(jù)。(邊沿觸發(fā))SDA:雙向數(shù)據(jù)線，即外徑門，與任意數(shù)量的其它外徑和外徑門成“線和”關(guān)系。2.輸出級每個(gè)I2C總線器件中的SDA和SCL引腳的電路結(jié)構(gòu)相同，引腳的輸出驅(qū)動(dòng)與輸入緩沖器相連。輸出為開漏場效應(yīng)管，輸入緩沖器為高輸入阻抗同相器件。該電路有兩個(gè)特點(diǎn)：1)由于SDA和SCL是開漏結(jié)構(gòu)，它們必須與上拉電阻相連，上拉電阻的值通常為1k8、

2、4k7和10k，但1k8時(shí)性能最好；當(dāng)總線空閑時(shí)，兩條線路都是高電平。連接到總線的任何設(shè)備的低電平輸出將導(dǎo)致總線信號變低，即每個(gè)設(shè)備的SDA和SCL處于“與”的關(guān)系。2)在輸出信號的同時(shí)，引腳還檢測引腳上的電平，以檢查其是否與剛才的輸出一致，這為“時(shí)鐘同步”和“總線仲裁”提供了硬件基礎(chǔ)。3.主設(shè)備和從設(shè)備系統(tǒng)中的所有外圍設(shè)備都有一個(gè)7位“從設(shè)備專用地址碼”，其中高4位是設(shè)備類型，由制造商決定，低3位是設(shè)備引腳定義地址，由用戶定義。主控設(shè)備通過地址碼建立多機(jī)通信機(jī)制，因此I2C總線省去了外圍設(shè)備的芯片線選擇，因此無論有多少設(shè)備連接到總線上，系統(tǒng)仍然是簡單的雙線結(jié)構(gòu)。終端安裝在總線上，分為主終端和

3、從終端。主終端必須是帶有中央處理器的邏輯模塊。同一總線上可以同時(shí)啟用一個(gè)主終端，并且可以有多個(gè)從終端。從終端的數(shù)量受到地址空間和總線最大電容400pF的限制。主終端主要用于驅(qū)動(dòng)SCL線；從設(shè)備響應(yīng)主設(shè)備；兩者都可以傳輸數(shù)據(jù)，但從設(shè)備不能啟動(dòng)傳輸，傳輸由主設(shè)備控制。4.費(fèi)率：正常模式：100千赫；快速模式：400千赫；高速模式：3.4兆赫；沒有必要使用高速SCL，將SCL保持在100公里或以下，然后就忘了它。一.協(xié)議1.靜止?fàn)顟B(tài)當(dāng)I2C總線的SDA和SCL信號線同時(shí)處于高電平時(shí)，被定義為總線的空閑狀態(tài)。此時(shí)，每個(gè)器件的輸出場效應(yīng)晶體管處于關(guān)斷狀態(tài)，即總線被釋放，并且電平被兩條信號線的上拉電阻拉高

4、。2.開始位和停止位的定義：初始信號：當(dāng)SCL為高時(shí)，SDA從高到低跳躍；開始信號是電平跳變定時(shí)信號，而不是電平信號。停止信號：當(dāng)SCL高時(shí)，SDA從低到高跳躍；停止信號也是電平跳變定時(shí)信號，而不是電平信號。3.確認(rèn)對于發(fā)送器發(fā)送的每個(gè)字節(jié)，數(shù)據(jù)線在時(shí)鐘脈沖9期間被釋放，并且響應(yīng)信號由接收器反饋。當(dāng)響應(yīng)信號為低電平時(shí)，它被指定為有效響應(yīng)位(簡稱為“確認(rèn)”)，表示接收器已成功接收到該字節(jié)。當(dāng)響應(yīng)信號為高電平時(shí)，它被指定為非響應(yīng)位(NACK)，這通常表示接收器未能接收到該字節(jié)。有效響應(yīng)位確認(rèn)的反饋要求是，接收器在第9個(gè)時(shí)鐘脈沖之前的低電平期間將SDA線拉低，并確保在時(shí)鐘的高電平期間保持穩(wěn)定的低電平

5、。如果接收機(jī)是主機(jī)，在接收到最后一個(gè)字節(jié)后，它發(fā)送一個(gè)NACK信號通知受控發(fā)射機(jī)結(jié)束數(shù)據(jù)傳輸，并釋放SDA線路，以便主機(jī)接收機(jī)發(fā)送一個(gè)停止信號如下圖所示，邏輯分析儀的采樣結(jié)果：釋放總線后，如果沒有響應(yīng)信號，sda應(yīng)繼續(xù)為高電平，但如圖中藍(lán)色虛線所示，sda被拉低至低電平，證明已經(jīng)收到響應(yīng)信號。給我們的兩條信息是：1)接收方拉動(dòng)SDA在SCL上升沿到達(dá)之前的低水平期間為低；2)保持響應(yīng)信號，直到SCL下降沿結(jié)束；如上面的紅色標(biāo)志所示。4.數(shù)據(jù)的有效性：當(dāng)I2C總線傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)線上的數(shù)據(jù)必須在時(shí)鐘信號為高電平期間保持穩(wěn)定。只有在時(shí)鐘線上的信號為低電平期間，數(shù)據(jù)線上的高電平或低電平狀態(tài)才允許改變

6、。我的理解是，盡管只要求在高電平期間保持穩(wěn)定，但必須有一個(gè)提前量，也就是說，數(shù)據(jù)必須在SCL上升沿到來之前準(zhǔn)備好，因?yàn)樵谇懊?1)-I2C總線概述中已經(jīng)指出，數(shù)據(jù)是在SCL上升沿注入器件(EEPROM)。5.數(shù)據(jù)傳輸：I2C總線上傳輸?shù)拿恳晃粩?shù)據(jù)都有一個(gè)與之對應(yīng)的時(shí)鐘脈沖(或同步控制)，也就是說，每一位數(shù)據(jù)都與SCL串行時(shí)鐘配合，在SDA上逐位串行傳輸。數(shù)據(jù)位的傳輸由邊沿觸發(fā)。二。工作過程總線上的所有通信都由主機(jī)發(fā)起。在通信中，主控制器和受控控制器總是扮演兩個(gè)不同的角色。1.主設(shè)備向從設(shè)備發(fā)送數(shù)據(jù)主設(shè)備發(fā)送起始位，通知總線上的所有設(shè)備傳輸已經(jīng)開始。然后主設(shè)備發(fā)送設(shè)備地址。匹配該地址的從機(jī)將繼續(xù)

7、傳輸過程，而其他從機(jī)將忽略下一次傳輸并等待下一次傳輸?shù)拈_始。在主設(shè)備被尋址到從設(shè)備之后，發(fā)送要由主設(shè)備讀取或?qū)懭氲膹脑O(shè)備的內(nèi)部寄存器地址；之后，發(fā)送數(shù)據(jù)。數(shù)據(jù)傳輸完成后，發(fā)送停止位：編寫過程如下：發(fā)送開始位發(fā)送從設(shè)備的地址和讀/寫選擇位；釋放總線并等待，直到EEPROM拉下總線以作出響應(yīng)；如果成功接收到電可擦可編程只讀存儲器，則執(zhí)行響應(yīng)；如果當(dāng)握手不成功或發(fā)送的數(shù)據(jù)錯(cuò)誤時(shí)，EEPROM不產(chǎn)生響應(yīng)，此時(shí)需要重傳或終止。發(fā)送要寫入的內(nèi)部寄存器地址；EEPROM對此作出響應(yīng)；txd發(fā)送停止位。接收到停止信號后，電可擦可編程只讀存儲器進(jìn)入內(nèi)部寫周期，大約需要10毫秒，在此期間，電可擦可編程只讀存儲器將

8、不響應(yīng)任何操作。(因此，必須以這種方式在兩次寫入之間插入延遲，否則將導(dǎo)致失敗。這位博主曾經(jīng)在這里挖了一個(gè)坑。)詳細(xì)信息：需要注意的是：(1)主控制器通過發(fā)送地址碼與相應(yīng)的受控設(shè)備建立了通信關(guān)系，而連接到總線上的其他受控設(shè)備同時(shí)接收到地址碼，但是因?yàn)樗鼈儾环献约旱牡刂?，所以它們提前退出與主控制器的通信；2.主控制器讀取數(shù)據(jù)的過程：閱讀過程很復(fù)雜。在從從機(jī)讀取數(shù)據(jù)之前，您必須先告訴它您想讀取哪個(gè)內(nèi)部寄存器，因此您必須先寫入它(虛擬寫入):發(fā)送起始位；發(fā)送從屬地址writebitset發(fā)送內(nèi)部寄存器地址；重新發(fā)送起始位，即重啟；重新發(fā)送從機(jī)地址readbitset讀出數(shù)據(jù)主機(jī)接收器在接收到最后一個(gè)

9、字節(jié)后不會(huì)發(fā)送確認(rèn)信號。然后，從發(fā)射機(jī)釋放SDA線路，允許主機(jī)發(fā)送一個(gè)P信號以結(jié)束傳輸。發(fā)送停止位詳細(xì)信息：為了加深對I2C總線的理解，用C語言模擬IIC總線，邊看源代碼邊讀波形：寫操作的時(shí)序圖如下圖所示：對閱讀順序的理解是一樣的。如不明白時(shí)間，請參閱“I2C巴士二號-時(shí)間”完整的程序如下：#包括#定義uchar無符號字符#定義uint無符號整數(shù)#定義write_ADD0xa0#定義read_ADD0xa1uchar a；sbit sda=p20；sbit scl=p21；void SomeNop()；/短延遲void init()；/初始化無效檢查_確認(rèn)(無效)；void I2C start

10、(void)；void I2C stop(void)；void write _ byte(uchar dat)；/寫入字節(jié)無效延遲(uint z)；uchar read _ byte()；/讀取字節(jié)無效寫入(uchar addr，uchar dat)；/指定地址寫入uchar read(uchar addr)；/指定要讀取的地址位標(biāo)志；/響應(yīng)標(biāo)志位void main()init()；write_add(5，0xa)；/將0xa寫入地址5延遲(10)；/拖延，否則你會(huì)被困住的！P1=read _ add(5)；/讀取地址5的值而(1)；/* * * * * * * * * * * * * * *

11、 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *作廢延遲()/簡單延遲函數(shù)；/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *無效啟動(dòng)()/啟

12、動(dòng)信號SCL在高電平期間，SDA的下降沿指示啟動(dòng)信號sda=1；/釋放sdabus延遲()；SCL=1；延遲()；sda=0；延遲()；/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *無效停止()/停止SCL在高電平期間，SDA的上升沿表示停止信號sda=0；延遲()；SCL=1；延遲()；sda=1；延遲()；/* * * * * *

13、* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *無效響應(yīng)()/響應(yīng)SCL在高電平期間，從設(shè)備將SDA拉低以指示響應(yīng)uchar I；SCL=1；延遲()；/等待多達(dá)250個(gè)處理器時(shí)鐘周期而(sda=1)(i250)I；scl=0。延遲()；/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *

14、 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *空隙率()/總線初始化將拉起所有總線-在釋放總線發(fā)送啟動(dòng)信號之前，必須先初始化總線。也就是說，總是在發(fā)送啟動(dòng)信號之前檢測到總線空閑。sda=1；延遲()；SCL=1；延遲()；/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *

15、 * * * * * * * * * * * * * * * *Void write_byte(內(nèi)部日期)/寫入一個(gè)字節(jié)uchar i，temptemp=日期；對于(I=0；i8；(I)temp=temp1scl=0。/將SCL拉低，因?yàn)橹挥挟?dāng)時(shí)鐘信號處于低電平時(shí)，才允許根據(jù)數(shù)據(jù)線上的高-低電平狀態(tài)進(jìn)行改變；并且此時(shí)與前一周期的scl=1一起形成上升沿延遲()；sda=CY延遲()；SCL=1；/拉起SCL，此時(shí)數(shù)據(jù)穩(wěn)定延遲()；scl=0。/拉下SCL，準(zhǔn)備下一次數(shù)據(jù)傳輸延遲()；sda=1；/釋放SDA總線，然后由從設(shè)備控制。例如，從從設(shè)備接收數(shù)據(jù)后，當(dāng)SCL為高電平時(shí)，將SDA拉低作為響

16、應(yīng)信號。延遲()；/* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *ukhar read _ byte()/讀取一個(gè)字節(jié)uchar i，k；scl=0。延遲()；sda=1；延遲()；對于(I=0；i8；(I)SCL=1；/在上升沿，IIC器件將數(shù)據(jù)放在sda線上，數(shù)據(jù)已經(jīng)穩(wěn)定，可以在高電平期間接收。延遲()；k=(k1)| sda；scl=0。/拉下SCL，這樣發(fā)送者就可以把數(shù)據(jù)放到SDA上延遲()；返回k；/* * * * * * * * * * * * * * * * * * * * * * * * * * * *