1、摘 要 計(jì)算機(jī)仿真技術(shù)已成為現(xiàn)代工程設(shè)計(jì)中一種有效方法,如multisim,pspice,protel等電子仿真軟件，進(jìn)行仿真模擬實(shí)驗(yàn)，實(shí)驗(yàn)過程非常接近實(shí)際操作效果，元器件選擇范圍廣，參數(shù)修改方便。本設(shè)計(jì)基于計(jì)算機(jī)仿真的思想和方法，虛擬樣機(jī)調(diào)試的概念，針對(duì)電子技術(shù)實(shí)驗(yàn)，采用multisim2001 EDA軟件仿真各種現(xiàn)實(shí)儀器和電氣元件；虛擬實(shí)驗(yàn)電路，在計(jì)算機(jī)中仿真實(shí)驗(yàn)過程，從而分析設(shè)計(jì)的性能，驗(yàn)證設(shè)計(jì)的可行性，縮短設(shè)計(jì)周期，節(jié)約設(shè)計(jì)成本，提高設(shè)計(jì)效果。我本次畢業(yè)設(shè)計(jì)的就是應(yīng)用Multisim仿真軟件對(duì)設(shè)計(jì)所作的相關(guān)實(shí)驗(yàn)進(jìn)行仿真。此次設(shè)計(jì)的內(nèi)容是運(yùn)用Multism對(duì)我做的設(shè)計(jì)內(nèi)容就行虛擬仿真。仿

2、真的內(nèi)容有：實(shí)驗(yàn) TTL與非門的測(cè)試 ； 實(shí)驗(yàn) 編碼器、譯碼器及其應(yīng)用；實(shí)驗(yàn) 數(shù)據(jù)選擇器及其應(yīng)用；實(shí)驗(yàn) 鎖存器及其應(yīng)用 ；實(shí)驗(yàn) 555集成定時(shí)器及應(yīng)用；綜合設(shè)計(jì)實(shí)驗(yàn)：數(shù)字搶答器設(shè)計(jì)。通過實(shí)例說明應(yīng)用計(jì)算機(jī)仿真技術(shù)進(jìn)行電子線路課程設(shè)計(jì)的教學(xué)，有助于學(xué)生邊學(xué)邊用，從而學(xué)以致用，有利于培養(yǎng)學(xué)生綜合分析能力、開發(fā)能力和創(chuàng)新能力。關(guān)鍵詞：Multisim 2001，數(shù)字電子電路系統(tǒng)，仿真設(shè)計(jì)目 錄 摘 要I1 緒論11.1 Multisim的開發(fā)的背景11.2 Multisim11.3 Multisim的主要功能及特點(diǎn)2 2 TTL與非門測(cè)試實(shí)驗(yàn)52.1概述52.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路53編碼器73.1編

3、碼器概述 73.2編碼器分類74數(shù)據(jù)選擇器84.1數(shù)據(jù)選擇器的定義及功能85時(shí)序邏輯電路105.1 概述105.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路116 譯碼器136.1 概述136.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路147 555定時(shí)電路177.1概述178數(shù)字搶答器的設(shè)計(jì)208.1搶答器的總體結(jié)構(gòu)208.2優(yōu)先判斷與編號(hào)鎖存電路208.3搶答器的單元電路設(shè)計(jì)238.4搶答器設(shè)計(jì)中的優(yōu)先編碼電路238.5搶答器設(shè)計(jì)中的定時(shí)電路248.6搶答器設(shè)計(jì)中的報(bào)警電路258.7搶答器中的時(shí)序控制電路268.8七段顯示譯碼器與數(shù)碼管27結(jié)論29致謝30參考文獻(xiàn)31附錄321 緒論1.1 Multisim的發(fā)展背景：在科學(xué)技術(shù)日新月

4、異的背景下，隨著教育改革的深入，如何實(shí)現(xiàn)教育技術(shù)現(xiàn)代化、教學(xué)手段現(xiàn)代化已經(jīng)成為我國(guó)教育改革所面臨的一個(gè)重要課題。目前，在電工電子技術(shù)實(shí)驗(yàn)教學(xué)方面，國(guó)內(nèi)多數(shù)高校仍主要采用實(shí)物元器件進(jìn)行硬件連線測(cè)試，大多數(shù)采用面包板或者各種現(xiàn)成的實(shí)驗(yàn)箱。這種傳統(tǒng)的實(shí)驗(yàn)方式由于受實(shí)驗(yàn)室條件的限制，在給學(xué)生開設(shè)一些擴(kuò)展型、設(shè)計(jì)型以及綜合型實(shí)驗(yàn)時(shí)將會(huì)遇到困難，特別是新器件，新設(shè)備價(jià)格昂貴，一般院校的電子學(xué)實(shí)驗(yàn)室更是無法承受。隨著電子和計(jì)算機(jī)技術(shù)的進(jìn)步，推動(dòng)了EDA 技術(shù)的普及與發(fā)展，從而推動(dòng)了一場(chǎng)新的電子電路設(shè)計(jì)革命，使得電子工程師大量的設(shè)計(jì)工作可以通過計(jì)算機(jī)來完成。傳統(tǒng)的電子線路的設(shè)計(jì)過程要經(jīng)過設(shè)計(jì)方案提出、方案驗(yàn)證

5、和修改三個(gè)階段，一般是采用搭接實(shí)驗(yàn)電路的方法進(jìn)行，往往需要經(jīng)過實(shí)驗(yàn)和修改的反復(fù)過程，直到設(shè)計(jì)出正確的電路用EDA工具.Multisim的軟件的開發(fā)，使得電子工程師可以從概念、方法、協(xié)議等開始設(shè)計(jì)系統(tǒng)，大量工作可以通過計(jì)算機(jī)來完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出印制板的整個(gè)過程在計(jì)算機(jī)上自動(dòng)處理完成。隨著計(jì)算機(jī)的發(fā)展，Multisim軟件經(jīng)歷了長(zhǎng)時(shí)間的發(fā)展已經(jīng)趨于不斷完善，目前Multisim的最新版本是 Multisim9。在前幾版的發(fā)展基礎(chǔ)上進(jìn)行了改善，使Multisim的軟件系統(tǒng)功能更加完善和強(qiáng)大。1.2 Multisim軟件的介紹以及發(fā)展過程： Multisim9是一款完整

6、的工具設(shè)計(jì)系統(tǒng)，提供了一個(gè)非常大的元件數(shù)據(jù)庫(kù)，并提供原理圖輸入接口、全部的數(shù)模Spice仿真功能、VHDL和Verilog HDL 設(shè)計(jì)接口和仿真功能、FPGACPLD綜合、RF設(shè)計(jì)能力和處理功能，還可以從原理圖到PCB數(shù)據(jù)包的無縫隙數(shù)據(jù)傳輸。它提供單一易用的圖形輸入接口可以滿足設(shè)計(jì)者的需求。Multisim9提供全部的先進(jìn)設(shè)計(jì)功能，滿足從設(shè)計(jì)參數(shù)到產(chǎn)品需求Multisim9是加拿 大 Interactive Image Technologies(II T)公司于1988年推出了一個(gè)專門用于電子線路仿真和設(shè)計(jì)的EDA工具軟件ElectronicsWorkbench(EWB) ,EWB具有數(shù)字、

7、模擬及數(shù)字/模擬混合電路的仿真能力，以界面直觀操作方便、分析功能強(qiáng)大、易學(xué)易用等突出優(yōu)點(diǎn)，得到了迅速的推廣及使用隨著技術(shù)的發(fā)展，EBW 軟件也經(jīng)過了多個(gè)版本的衍變。V5以前的版本稱為Electronics Workbench，從V6開始改為Multisim。在教育界比較流行的Multisim 2001版屬于V6版本，目前Multisim的最新版本是V8。Multisim從V5到V6的功能有很大的擴(kuò)充，特別是增加了VHDL和Verilog HDL模塊，使它成為真正的“數(shù)模VHDL Verilog”的混合電路模擬軟件。2001年IIT公司又推出了Multisim的最新版本Multisim2001，

8、直至2003年8月，該公司又對(duì)Multisim2001進(jìn)行了較大的改進(jìn)，升級(jí)為Multisim 7，增加了3D元件以及安捷倫的萬用表，示波器，函數(shù)信號(hào)發(fā)生器等仿真實(shí)物的虛擬儀表，似的虛擬電子工作平臺(tái)更加接近實(shí)際的實(shí)驗(yàn)平臺(tái)。迄今為止，Multisim 軟件已升級(jí)到Multisim 9版本，相較之各版本功能更強(qiáng)大。1.3：Multisim的主要功能及特點(diǎn)（1）用戶界面直觀 Multisim9沿襲了EWB界面的特點(diǎn)，提供了一個(gè)靈活的、直觀的工作界面來創(chuàng)建和定位電路。Multisim9（教育版）考慮到學(xué)生的特點(diǎn)，允許教師根據(jù)自身需要、課程內(nèi)容和學(xué)生水平設(shè)置軟件的用戶界面，以創(chuàng)建具有個(gè)性化的菜單、工具欄

9、和快捷鍵。還可以使用密碼來控制學(xué)生所接觸的功能、儀器和分析項(xiàng)目。（2）種類繁多的元件和模型 Multisim9提供的元件庫(kù)擁有13000個(gè)元件。盡管元件庫(kù)很大，但由于元件被分為不同的“系列”，所以可以方便地找到所需要的元件。Multisim9元件庫(kù)含有所有的標(biāo)準(zhǔn)器件及當(dāng)今最先進(jìn)的數(shù)字集成電路。數(shù)據(jù)庫(kù)中的每一個(gè)器件都有具體的符號(hào)、仿真模型和封裝，用于電路圖的建立、仿真和印刷電路板的制作。Multisim9還含有大量的交互元件、指示元件、虛擬元件、額定元件和三維立體元件。交互元件可以在仿真過程中改變?cè)骷膮?shù)，避免為改變?cè)骷?shù)而停止仿真，節(jié)省了時(shí)間，也使仿真的結(jié)果能直觀反映元件參數(shù)的變化；指

10、示元件可以通過改變外觀來表示電平大小，給用戶一個(gè)實(shí)時(shí)視覺反饋；虛擬元件的數(shù)值可以任意改變，有利于說明某一概念或理論觀點(diǎn)；額定元件通過“熔斷”來加強(qiáng)用戶對(duì)所設(shè)計(jì)的參數(shù)超出標(biāo)準(zhǔn)的理解；3D元件的外觀與實(shí)際元件非常相似，有助于理解電路原理圖與實(shí)際電路之間的關(guān)系。除了Multisim9軟件自帶的主元件庫(kù)外，用戶還可以建立“公司元件庫(kù)”， 有助于一個(gè)團(tuán)隊(duì)的使用，簡(jiǎn)化仿真實(shí)驗(yàn)室的練習(xí)和工程設(shè)計(jì)。Multisim9與其他軟件相比，能提供更多方法向元件庫(kù)中添加個(gè)人建立的元件模型。元件放置迅速和連線簡(jiǎn)捷方便在虛擬電子工作平臺(tái)上建立電路的仿真，相對(duì)比較費(fèi)時(shí)的步驟是放置元件和連線，Multisim9可以使使用者不需

11、要指導(dǎo)就可以輕易地完成元件的放置。元件的連接也非常簡(jiǎn)單，只需單擊源引腳和目的引腳就可以完成元件的連接。當(dāng)元件移動(dòng)和旋轉(zhuǎn)時(shí)，Multisim9仍可以保持它們的連接。連線可以任意拖動(dòng)和微調(diào)。進(jìn)行SPICE仿真對(duì)電子電路進(jìn)行SPICE（SimulationProgramwithIntegrated CircuitEmphasis）仿真可以快速了解電路的功能和性能。Multisim9為模擬、數(shù)字以及模擬/數(shù)字混合電路提供了快速并且精確的仿真。Multisim9的核心是基于使用帶XSPICE擴(kuò)展的伯克利SPICE的強(qiáng)大的工業(yè)標(biāo)準(zhǔn)SPICE引擎來加強(qiáng)數(shù)字仿真的。Multisim9的界面對(duì)最為陌生的用戶來說

12、都是非常直觀的。這使用戶運(yùn)用SPICE的功能而不必去擔(dān)心SPICE復(fù)雜的句法。虛擬儀器 Multisim9提供了邏輯分析儀、安捷倫儀器、波特圖儀、失真分析儀、頻率計(jì)數(shù)器、函數(shù)信號(hào)發(fā)生器、數(shù)字萬用表、網(wǎng)絡(luò)分析儀、頻譜分析儀、瓦特表和字信號(hào)發(fā)生器等18種虛擬儀器，其功能與實(shí)際儀表相同。特別是安捷倫的54622D示波器、34401A數(shù)字萬用表和33120A信號(hào)發(fā)生器，它們的面板與實(shí)際儀表完全相同，各旋鈕和按鍵的功能也與實(shí)際一樣。通過這些虛擬器件，免去昂貴的儀表費(fèi)用，用戶們可以毫無風(fēng)險(xiǎn)地接觸所有儀器，掌握常用儀表的使用。強(qiáng)大的電路分析功能Multisim9除了提供虛擬儀表，為了更好地掌握電路的性能，還

13、提供了直流工作點(diǎn)分析、交流分析、敏感度分析、3dB點(diǎn)分析、批處理分析、直流掃描分析、失真分析、傅里葉分析、模型參數(shù)掃描分析、蒙特卡羅分析、噪聲分析、噪聲系數(shù)分析、溫度掃描分析、傳輸函數(shù)分析、用戶自定義分析和最壞情況分析等19種分析，這些分析在現(xiàn)實(shí)中有可能是無法實(shí)現(xiàn)的。強(qiáng)大的作圖功能 Multisim9提供了強(qiáng)大的作圖功能，可將仿真分析結(jié)果進(jìn)行顯示、調(diào)節(jié)、儲(chǔ)存、打印和輸出。使用作圖器還可以對(duì)仿真結(jié)果進(jìn)行測(cè)量、設(shè)置標(biāo)記、重建坐標(biāo)系以及添加網(wǎng)格。所有顯示的圖形都可以被微軟Excel、MathsoftMathcad以及LABVIEW等軟件調(diào)用。后處理器 利用后處理器，可以對(duì)仿真結(jié)果和波形進(jìn)行傳統(tǒng)的數(shù)學(xué)

14、和工程運(yùn)算。如算術(shù)運(yùn)算、三角運(yùn)算、代數(shù)運(yùn)算、布爾代數(shù)運(yùn)算、矢量運(yùn)算和復(fù)雜的數(shù)學(xué)函數(shù)運(yùn)算。RF電路的仿真 大多數(shù)SPICE模型在進(jìn)行高頻仿真時(shí)，SPICE仿真的結(jié)果與實(shí)際電路測(cè)試結(jié)果相差較大，因此對(duì)射頻電路的仿真是不準(zhǔn)確的。Multisim9提供了專門用于射頻電路仿真的元件模型庫(kù)和儀表，以此搭建射頻電路并進(jìn)行實(shí)驗(yàn)，提高了射頻電路仿真的準(zhǔn)確性。HDL仿真利用MultiHDL模塊（需另外單獨(dú)安裝），Multisim9還可以進(jìn)行HDL（HardwareDescriptionLanguage，硬件描述語言）仿真。在MultiHDL環(huán)境下，可以編寫與IEEE標(biāo)準(zhǔn)兼容的VHDL或VerilogHDL程序，該

15、軟件環(huán)境具有完整的設(shè)計(jì)入口、高度自動(dòng)化的項(xiàng)目管理、強(qiáng)大的仿真功能、高級(jí)的波形顯示和綜合調(diào)試功能。針對(duì)不同用戶的需要，Multisim9發(fā)行了增強(qiáng)專業(yè)版（PowerProfessional）、專業(yè)版（Professional）、個(gè)人版（Personal）、教育版（Education）、學(xué)生版（Student）和演示版（Demo）。各版本的功能和價(jià)格也有明顯的不同，目前，發(fā)展到Multisim9版本，電子仿真軟件Multisim的主要功能以及在電路分析、模擬電子線路、脈沖與數(shù)字電路、高頻電子線路等電子技術(shù)課程中的應(yīng)用。 2 TTL與非門測(cè)試實(shí)驗(yàn)2.1概述：2.1.1 門電路的概念和分類：所謂門電路

16、，是指實(shí)現(xiàn)一些基本邏輯功能的電子電路。門電路分為分立元件門電路和集成門電路。集成門電路種類很多，最常用的有 TTL和 CMOS 兩人系列。分立元件門電路結(jié)構(gòu)簡(jiǎn)單，功能較差，目前在數(shù)字電路中已很少使用，但它可以說明一些基本概念和分析方法。集成門電路種類較多，功能較強(qiáng)，使用廣泛。 2.1.2 門電路的性能：門電路的性能包括兩方面的內(nèi)容：一是作為基本邏輯單元的邏輯功能，另一是作為電路器件的電氣特性。所謂邏輯功能，是指在一定的邏輯定義下電路輸出信號(hào)的高、低電平與輸入信號(hào)高、低電平之間的相互邏輯關(guān)系（例如與、或、非、與非、或非、異或等）。所謂電氣特性，是指電路輸入和輸出電壓、電流之間的關(guān)系。電氣特性包括

17、靜態(tài)特性和動(dòng)態(tài)特性。靜態(tài)特性是指電路在穩(wěn)態(tài)時(shí)，電壓電流間的關(guān)系。它包括電壓傳輸特性、輸入特性和輸出特性；動(dòng)態(tài)特性是指電 路在狀態(tài)轉(zhuǎn)換過程中電壓電流問的關(guān)系，它包括傳輸時(shí)間和動(dòng)態(tài)尖峰電流等。 TTL集成門電路在數(shù)字電路中占有非常重要的地位，它是實(shí)現(xiàn)邏輯運(yùn)算的實(shí)際電路，是用電路解決邏輯問題的最簡(jiǎn)單電路對(duì)它的理解掌握關(guān)系到數(shù)字電路實(shí)現(xiàn)邏輯問題由抽象到實(shí)際的轉(zhuǎn)變門電路一般有：與門、或門、非門、與非門、或非門等。各種門電路有著不同的功能，即針對(duì)不同的輸入數(shù)值給出輸出數(shù)值（比如或門要求兩個(gè)輸入值中有一個(gè)或以上為1時(shí)輸出1；與門在兩個(gè)輸入值都為1是輸出1，否則輸出0；非門只有一個(gè)輸入，而輸出與輸入反相），就

18、像數(shù)學(xué)上簡(jiǎn)單的方程式；不同種類的門就像不同的方程式；大量的各種門可以描述更為復(fù)雜的方程式。 2.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路：表2.1 與非門真值表輸入輸出011010100111圖2-1 TTL與非門實(shí)驗(yàn)電路如圖2-1是與非門的邏輯功能：當(dāng)與非門的輸入端至少有一個(gè)輸入端接低電平時(shí)，其輸出為高電平。只有當(dāng)輸入端全接高電平時(shí)，其輸出才為低電平 。 用仿真軟件驗(yàn)證與非門的邏輯功能： 由電路圖可知，開關(guān)與接地相連時(shí)，輸入接低電平；開關(guān)與電源相連時(shí)，輸入接高電平。啟動(dòng)仿真，J1、J2共有四種輸入狀態(tài)分別是：J1接電源，J2接地，觀察輸出X1的變化，X1滅，輸出為低電平；J1、J2全接電源，觀察輸出X1的變化，

19、X1亮，輸出為高電平；J1、J2全接地，觀察輸出X1的變化，X1亮，輸出為高電平；J1接地，J2接電源，觀察輸出X1的變化，X1滅，輸出為低電平。據(jù)此驗(yàn)證了與非門的邏輯功能。 3編碼器3.1編碼器概述 ：編碼器（encoder）是將信號(hào)（如比特流）或數(shù)據(jù)進(jìn)行編制、轉(zhuǎn)換為可用以通訊、傳輸和存儲(chǔ)的信號(hào)形式的設(shè)備。編碼器把角位移或直線位移轉(zhuǎn)換成電信號(hào)，前者成為碼盤，后者稱碼尺按照讀出方式編碼器可以分為接觸式和非接觸式兩種接觸式采用電刷輸出，一電刷接觸導(dǎo)電區(qū)或絕緣區(qū)來表示代碼的狀態(tài)是“”還是“”；非接觸式的接受敏感元件是光敏元件或磁敏元件，采用光敏元件時(shí)以透光區(qū)和不透光區(qū)來表示代碼的狀態(tài)是“”還是“”

20、，通過“”和“”的二進(jìn)制編碼來將采集來的物理信號(hào)轉(zhuǎn)換為機(jī)器碼可讀取的電信號(hào)用以通訊、傳輸和儲(chǔ)存。3.2編碼器分類：按照工作原理編碼器可分為增量式和絕對(duì)式兩類。增量式編碼器是將位移轉(zhuǎn)換成周期性的電信號(hào)，再把這個(gè)電信號(hào)轉(zhuǎn)變成計(jì)數(shù)脈沖，用脈沖的個(gè)數(shù)表示位移的大小。絕對(duì)式編碼器的每一個(gè)位置對(duì)應(yīng)一個(gè)確定的數(shù)字碼，因此它的示值只與測(cè)量的起始和終止位置有關(guān)，而與測(cè)量的中間過程無關(guān)。74ls148是一個(gè)八線-三線優(yōu)先級(jí)編碼器4數(shù)據(jù)選擇器4.1數(shù)據(jù)選擇器的定義及功能: 數(shù)據(jù)選擇是指經(jīng)過選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器1。它的作用相當(dāng)于多個(gè)輸入的單刀多擲

21、開關(guān)，其示意圖如圖4-1所示。圖4-1 數(shù)據(jù)選擇器功能示意圖下面以4選1數(shù)據(jù)選擇器為例，說明工作原理及基本功能。其邏輯圖6如圖4-2所示：圖4-2 數(shù)據(jù)選擇器邏輯圖表4-1 數(shù)據(jù)選擇器功能表輸入輸出使能地址GBAY10000001101010D0D1D2D3為了對(duì)個(gè)數(shù)據(jù)源進(jìn)行選擇，使用兩位地址碼BA產(chǎn)生個(gè)地址信號(hào)。由BA等于00、01、10、11分別控制四個(gè)與門的開閉。顯然，任何時(shí)候BA只有一種可能的取值，所以只有一個(gè)與門打開，使對(duì)應(yīng)的那一路數(shù)據(jù)通過，送達(dá)端。輸入使能端是低電平有效，當(dāng)時(shí)，所有與門都被封鎖，無論地址碼是什么，總是等于；當(dāng)時(shí)，封鎖解除，由地址碼決定哪一個(gè)與門打開。同樣原理，可以構(gòu)

22、成更多輸入通道的數(shù)據(jù)選擇器。被選數(shù)據(jù)源越多，所需地址碼的位數(shù)也越多，若地址輸入端為，可選輸入通道數(shù)為2n。5時(shí)序邏輯電路5.1 概述：5.1.1 定義：數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類：一類叫組合邏輯電路（簡(jiǎn)稱組合電路），另一類叫做時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。因此，在電路結(jié)構(gòu)上，時(shí)序邏輯電路包含組合電路和存儲(chǔ)電路兩個(gè)組成部分，而存儲(chǔ)電路必不可少。5.1.2 電路構(gòu)成及分類：存儲(chǔ)電路（主要是觸發(fā)器，且必不可少）+組合邏輯電路（可選）。時(shí)序邏輯電路的狀態(tài)是

23、由存儲(chǔ)電路來記憶和表示的。根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同分為：1同步時(shí)序邏輯電路：所有觸發(fā)器的時(shí)鐘輸入端CP都連在一起，在同一個(gè)時(shí)鐘脈沖 CP作用下，凡具備翻轉(zhuǎn)條件的觸發(fā)器在同一時(shí)刻狀態(tài)翻轉(zhuǎn)。觸發(fā)器狀態(tài)的更新和時(shí)鐘脈沖CP是同步的。2異步時(shí)序邏輯電路時(shí)鐘脈沖CP只接部分觸發(fā)器的時(shí)鐘輸入端，其余觸發(fā)器則由電路內(nèi)部信號(hào)觸發(fā)。因此，凡具備翻轉(zhuǎn)條件的觸發(fā)器狀態(tài)的翻轉(zhuǎn)有先有后，并不都和時(shí)鐘脈沖CP同步。計(jì)數(shù)器中，時(shí)鐘脈沖CP又稱為計(jì)數(shù)脈沖。5.1.3 時(shí)序邏輯電路的分析方法：根據(jù)給定的電路，寫出它的方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，而后分析出它的功能。基本分析步驟1寫方程式（1）輸出方程。時(shí)

24、序邏輯電路的輸出邏輯表達(dá)式，它通常為現(xiàn)態(tài)的函數(shù)。（2）驅(qū)動(dòng)方程。各觸發(fā)器輸入端的邏輯表達(dá)式。（3）狀態(tài)方程。將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，便得到該觸發(fā)器的次態(tài)方程。時(shí)序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達(dá)式組成。2列狀態(tài)轉(zhuǎn)換真值表將外輸入信號(hào)和現(xiàn)態(tài)作為輸入，次態(tài)和輸出作為輸出，列出狀態(tài)轉(zhuǎn)換真值表。3邏輯功能的說明根據(jù)狀態(tài)轉(zhuǎn)換真值表來說明電路的邏輯功能。4畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖 狀態(tài)轉(zhuǎn)換圖：電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。時(shí)序圖：在時(shí)鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。5.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路：5.2.1 五進(jìn)制計(jì)數(shù)器：十進(jìn)制計(jì)數(shù)器原理74LS90計(jì)數(shù)器是一種中規(guī)模二一五-十進(jìn)

25、制計(jì)數(shù)器， R0(1),R0(2)是清零端，R9（1），R9(2)是置9端，CPA和QA可組成一個(gè)二進(jìn)制計(jì)數(shù)器，CPB和QBQCQD組成五進(jìn)制計(jì)數(shù)器；若把QA和CPB相連，脈沖從CPA輸入，則構(gòu)成8421BCD碼十進(jìn)制計(jì)數(shù)器。5.2.1.2功能表：表5-1 7490功能表復(fù)位輸入輸出R1 R2S1 S2 QDQC QB QA HHLLLLLHHLLLLLHHHLLHLL計(jì) 數(shù)LL計(jì) 數(shù)LL計(jì) 數(shù)LL計(jì) 數(shù)A將輸出QA與輸入B相接，構(gòu)成8421BCD碼計(jì)數(shù)器；B將輸出QD與輸入A相接，構(gòu)成5421BCD碼計(jì)數(shù)器；5.2.1.3 工作方式74LS90具有如下的五種基本工作方式：（1）五分頻：即由F

26、D、FC、和FB組成的異步五進(jìn)制計(jì)數(shù)器工作方式。（2）十分頻（8421碼）：將QA與CK2連接，可構(gòu)成8421碼十分頻電路。（3）六分頻：在十分頻（8421碼）的基礎(chǔ)上，將QB端接R1，QC端接R2。其計(jì)數(shù)順序?yàn)?00101，當(dāng)?shù)诹鶄€(gè)脈沖作用后，出現(xiàn)狀態(tài)QCQBQA=110，利用QBQC=11反饋到R1和R2的方式使電路置“0”。 （4）九分頻：QAR1、QDR2，構(gòu)成原理同六分頻。（5）十分頻（5421碼）：將五進(jìn)制計(jì)數(shù)器的輸出端QD接二進(jìn)制計(jì)數(shù)器的脈沖輸入端CK1，即可構(gòu)成5421碼十分頻工作方式。 此外，據(jù)功能表可知，構(gòu)成上述五種工作方式時(shí)，S1、S2端最少應(yīng)有一端接地；構(gòu)成五分頻和十分

27、頻時(shí)，R1、R2端亦必須有一端接地。 圖5-1 計(jì)數(shù)器的實(shí)驗(yàn)電路如圖5-1用仿真軟件驗(yàn)證計(jì)數(shù)器的邏輯功能：由電路圖可知，開關(guān)閉合時(shí)，輸入為低電平；開關(guān)打開時(shí)，輸入為高電平。采用7段數(shù)碼顯示器進(jìn)行結(jié)果顯示。啟動(dòng)仿真，依次控制各個(gè)開關(guān)的開通情況。有真值表可知只要控制R1或R2及S1或S2中每組有一個(gè)為低電平，74LS90便開始計(jì)數(shù)。本電路實(shí)現(xiàn)的是五進(jìn)制計(jì)數(shù)，根據(jù)電壓型脈沖發(fā)生器所提供的脈沖，顯示器依次顯示：1、3、5、7、9。6 譯碼器6.1 概述：6.1.1 定義：譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼

28、器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。譯碼是編碼的逆過程，在編碼時(shí)，每一種二進(jìn)制代碼，都賦予了特定的含義，即都表示了一個(gè)確定的信號(hào)或者對(duì)象。把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器?；蛘哒f，譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào)，以表示其原來含義的電路。根據(jù)需要，輸出信號(hào)可以是脈沖，也可以是高電平或者低電平。6.1.2 分類：譯碼器可分為通用譯碼器和顯示譯碼器兩大類。前者又分為變量譯碼器和代碼變換譯碼器。代碼轉(zhuǎn)換譯碼器，是從一種編碼轉(zhuǎn)換為另一種編

29、碼。顯示譯碼器，一般是將一種編碼譯成十進(jìn)制碼或特定的編碼，并通過顯示器件將譯碼器的狀態(tài)顯示出來。變量譯碼器（又稱二進(jìn)制譯碼器），用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。二進(jìn)制譯碼器實(shí)際上是負(fù)脈沖輸出的脈沖分配器，而且還能方便地實(shí)現(xiàn)邏輯函數(shù)。典型的變量譯碼器有3線8線譯碼器74LS138。數(shù)碼顯示譯碼器除了譯碼功能外，還可作數(shù)碼管的驅(qū)動(dòng)器。常用的是BCD碼七段譯碼驅(qū)動(dòng)器。6.1.3譯碼器電路結(jié)構(gòu)：由與門電路構(gòu)成的2輸入譯碼器，其輸出共有22個(gè)（即4），

30、可以每個(gè)其輸出對(duì)應(yīng)于一個(gè)最小項(xiàng)。在電路中當(dāng)輸入BA的取值為10，即對(duì)應(yīng)于十進(jìn)制數(shù)的2時(shí)，其F2輸出為高電平,其余的輸出為0。主要使用了與非門構(gòu)成的2輸入的譯碼器，其每個(gè)輸出對(duì)應(yīng)于一個(gè)最小項(xiàng) 的非。在這電路中，當(dāng)輸入BA的取值為10時(shí)，其輸出F2不再為1,而是輸出為0，其余的輸出為1。上面列出的為2輸入的情況，對(duì)于輸入為2個(gè)以上的情況也與此相同，同樣可以有輸出高電平有效的，也有輸出低電平有效的。6.1.4用譯碼器實(shí)現(xiàn)邏輯功能：由于任何一組合邏輯電路都可以寫成最小項(xiàng)表達(dá)式的形式，而譯碼器電路的輸出列出了該電路的所有最小項(xiàng)表達(dá)式（或最小項(xiàng)的非表達(dá)式），故可以用譯碼器電路實(shí)現(xiàn)各種組合邏輯電路。用74L

31、S138實(shí)現(xiàn)函數(shù)須注意兩點(diǎn)：1.74LS138的輸出是低電平有效，故實(shí)現(xiàn)邏輯功能時(shí)，輸出端不可接或門及或非門（因?yàn)槊看蝺H一個(gè)為低電平，其余皆為高電平）；2.74138與前面不同的是，其有使能端，故使能端必須加以處理，否則無法實(shí)現(xiàn)需要的邏輯功能。6.1.5使能輸入端：在中規(guī)模集成電路中經(jīng)常會(huì)碰到使能端（Enable Pin），使能端可以是輸入，也可以是輸出，其是用來擴(kuò)展中規(guī)模集成電路功能的輸入、輸出端，當(dāng)一個(gè)2輸入譯碼器上加上一個(gè)輸入E，由于輸入端E的加入，其功能發(fā)生了變化,當(dāng)E=0時(shí),其輸出全部為0,而該譯碼器在沒有加上E端時(shí),其為高電平有效,這時(shí)其輸出端沒有一個(gè)處于有效工作狀態(tài)，可以理解為E

32、=0時(shí)，該譯碼器不工作；當(dāng)E=1時(shí)，譯碼器可以正常工作，這種輸入端在E=1時(shí)能正常工作的使能端叫做高電平有效。6.2實(shí)驗(yàn)原理及實(shí)驗(yàn)電路：6.2.1 譯碼器的工作原理： 譯碼器是一種具有“翻譯”功能的邏輯電路，這種電路能將輸入二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯成對(duì)應(yīng)的輸出信號(hào)。有一些譯碼器設(shè)有一個(gè)和多個(gè)使能控制輸入端，又成為片選端，用來控制允許譯碼或禁止譯碼。74LS138是一種3線8線譯碼器，三個(gè)輸入端CBA共有8種狀態(tài)組合（000111），可譯出8個(gè)輸出信號(hào)Y0Y7。這種譯碼器設(shè)有三個(gè)使能輸入端，當(dāng)G2A與G2B均為0，且G1為1時(shí)，譯碼器處于工作狀態(tài)，輸出低電平。當(dāng)譯碼器被禁止時(shí)，輸出高

33、電平。檢測(cè)74LS138譯碼器時(shí)間波形的電路，使用的虛擬儀器為數(shù)字信號(hào)發(fā)生器和邏輯分析儀。數(shù)字信號(hào)發(fā)生器在一個(gè)周期內(nèi)按順序送出兩組000111的方波信號(hào)。在圖4中，7442為二十進(jìn)制譯碼器，具有4個(gè)輸入端和10個(gè)輸出端。輸入信號(hào)采用8421BCD碼，二進(jìn)制數(shù)00001001與十進(jìn)制數(shù)09對(duì)應(yīng)。當(dāng)輸入 超過這個(gè)范圍是無效，10個(gè)輸出端均為高電平。7442電路沒有使能端，因此只要輸入在規(guī)定范圍內(nèi)，就會(huì)有一個(gè)輸出端為低電平。74LS139跟74LS138類似,區(qū)別在于139內(nèi)部是2個(gè)獨(dú)立的2-4譯碼器。6.2.2 74139譯碼器的工作方式:內(nèi)部包括兩個(gè)相同的24線譯碼器，每個(gè)譯碼器有3個(gè)輸入端：G

34、輸入允許；B、A地址數(shù)據(jù)輸入。G=0時(shí)允許譯碼，A、B為不同數(shù)據(jù)時(shí)，對(duì)應(yīng)的輸出端為低電平。表6-1 真值表輸入輸出GBAY3Y2Y1Y0111110001110001110101010110110111圖6-1 譯碼器的實(shí)驗(yàn)電路如圖6-1用仿真軟件驗(yàn)證譯碼器的邏輯功能：由電路圖可知，開關(guān)閉合時(shí)，輸入為低電平；開關(guān)打開時(shí)，輸入為高電平。采用燈的亮滅進(jìn)行結(jié)果顯示。X1、X2、X3、X4分別對(duì)應(yīng)Y1、Y2、Y3、Y4。啟動(dòng)仿真，依次控制各個(gè)開關(guān)的開通情況。由真值表表6-1可知首先要控制G為高電平，便可控制譯碼輸出。X1、X2閉合時(shí)，Y1、Y2、Y3點(diǎn)亮，Y0滅；X1閉合，X2打開時(shí)，Y0、Y2、Y3

35、點(diǎn)亮，Y1滅；X1打開，X2閉合時(shí)，Y0、Y1、Y3點(diǎn)亮，Y2滅；X1、X2打開時(shí)， Y0、Y1、Y2點(diǎn)亮，Y3滅。據(jù)此驗(yàn)證了譯碼器的邏輯功能。7 555定時(shí)電路7.1概述:7.1.1 定義：集成時(shí)基電路又稱為集成定時(shí)器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣泛。它是一種產(chǎn)生時(shí)間延遲和多種脈沖信號(hào)的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。7.1.2 分類:其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號(hào)最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號(hào)最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引

36、腳排列完全相同，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓VCC+5V+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3+18V。7.1.3 555時(shí)基電路的特點(diǎn):555集成電路開始是作定時(shí)器應(yīng)用的，所以叫做555定時(shí)器或555時(shí)基電路。但后來經(jīng)過開發(fā)，它除了作定時(shí)延時(shí)控制外，還可用于調(diào)光、調(diào)溫、調(diào)壓、調(diào)速等多種控制及計(jì)量檢測(cè)。此外，還可以組成脈沖振蕩、單穩(wěn)、雙穩(wěn)和脈沖調(diào)制電路，用于交流信號(hào)源、電源變換、頻率變換、脈沖調(diào)制等。由于它工作可靠、使用方便、價(jià)格低廉，目前被廣泛用于各種電子產(chǎn)品中，555集成電路內(nèi)部有幾十個(gè)元器件，有分壓器、比較

37、器、基本R-S觸發(fā)器、放電管以及緩沖器等，電路比較復(fù)雜，是模擬電路和數(shù)字電路的混合體。7.1.4 555電路的工作原理9：555電路的內(nèi)部電路方框圖如圖71所示。它含有兩個(gè)電壓比較器，一個(gè)基本RS觸發(fā)器，一個(gè)放電開關(guān)管T，比較器的參考電壓由三只 5K的電阻器構(gòu)成的分壓器提供。它們分別使高電平比較器A1 的同相輸入端和低電平比較器A2的反相輸入端的參考電平為和。A1與A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當(dāng)輸入信號(hào)自6腳，即高電平觸發(fā)輸入并超過參考電平時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時(shí)放電開關(guān)管導(dǎo)通；當(dāng)輸入信號(hào)自2腳輸入并低于時(shí)，觸發(fā)器置位，555的3腳輸出高電平，同時(shí)

38、放電開關(guān)管截止。 是復(fù)位端（4腳），當(dāng)0，555輸出低電平。平時(shí) 端開路或接VCC 。 VC是控制電壓端（5腳），平時(shí)輸出作為比較器A1 的參考電平，當(dāng)5腳外接一個(gè)輸入電壓，即改變了比較器的參考電平，從而實(shí)現(xiàn)對(duì)輸出的另一種控制，在不接外加電壓時(shí)，通常接一個(gè)0.01f的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。 T為放電管，當(dāng)T導(dǎo)通時(shí)，將給接于腳7的電容器提供低阻放電通路。555定時(shí)器主要是與電阻、電容構(gòu)成充放電電路，并由兩個(gè)比較器來檢測(cè)電容器上的電壓，以確定輸出電平的高低和放電開關(guān)管的通斷。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時(shí)電路，可方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，

39、施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。圖7-1 555定時(shí)器組成框圖它的各個(gè)引腳功能如下：1腳：外接電源負(fù)端VSS或接地，一般情況下接地。8腳：外接電源VCC，雙極型時(shí)基電路VCC的范圍是4.5 16V，CMOS型時(shí)基電路VCC的范圍為3 18V。一般用5V。3腳：輸出端Vo2腳：低觸發(fā)端6腳：TH高觸發(fā)端4腳：是直接清零端。當(dāng)端接低電平，則時(shí)基電路不工作，此時(shí)不論、TH處于何電平，時(shí)基電路輸出為“0”，該端不用時(shí)應(yīng)接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內(nèi)部?jī)蓚€(gè)比較器的基準(zhǔn)電壓，當(dāng)該端不用時(shí)，應(yīng)將該端串入一只0.01F電容接地，以防引入干擾。7腳：放電端。該端與放電管集電極

40、相連，用做定時(shí)器時(shí)電容的放電。在1腳接地，5腳未外接電壓，兩個(gè)比較器A1、A2基準(zhǔn)電壓分別為的情況下，555時(shí)基電路的功能表如表71示。表7-1 555定時(shí)器邏輯功能清零端高觸發(fā)端TH低觸發(fā)端Qn+1放電管T功能00導(dǎo)通直接清零1VccVcc0導(dǎo)通置01VccVcc1截止置11VccQn不變保持 8數(shù)字搶答器的設(shè)計(jì)8.1搶答器的總體結(jié)構(gòu)：如圖8-1所示為總體方框圖。按通電源后，后臺(tái)工作人員將檢測(cè)開關(guān)S置“檢測(cè)”狀態(tài)，數(shù)碼管在正常清除下，顯示“” ；當(dāng)后臺(tái)工作人員將檢測(cè)開關(guān)S置“搶答”狀態(tài)，主持人按系統(tǒng)清除按鍵，搶答器處于禁止?fàn)顟B(tài)，編號(hào)顯示器滅燈；主持人松開宣布“開始”，搶答器工作。選手按動(dòng)搶答

41、按鍵，搶答器完成：優(yōu)先判斷、編號(hào)鎖存、編號(hào)顯示。當(dāng)一輪答題之后，優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。如果再次搶答必須由主持人再次按動(dòng)系統(tǒng)清除按鍵。 圖8-1 搶答器8.2優(yōu)先判斷與編號(hào)鎖存電路：優(yōu)先判斷與編號(hào)鎖存電路如圖8-2所示。電路選用優(yōu)先編碼器74LS148和鎖存器74LS279來完成。該電路主要完成兩個(gè)功能：一是分辨出按鍵的先后順序，并鎖存優(yōu)先搶答的編號(hào)；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：系統(tǒng)清除按鍵按動(dòng)時(shí)，74LS279的四個(gè)RS觸發(fā)的置0端均為0，使四個(gè)觸發(fā)器均被置0。1Q為0，使74LS148的使能端=0 74LS148處于允許編碼的狀態(tài)，同時(shí)1Q為0

42、，使74LS148的滅燈輸入端=0，數(shù)碼管無顯示。這時(shí)搶答器處于準(zhǔn)備搶答狀態(tài)。當(dāng)系統(tǒng)清除按鍵松開時(shí)，搶答器處于等待狀態(tài)。當(dāng)有選手將按鍵開關(guān)按下時(shí)，搶答器將接受并顯示搶答結(jié)果，假設(shè)按下的是S4，則74LS148的編碼輸入為011，此代碼送入74LS279鎖存后，使4Q3Q2Q=100。亦即74LS148的輸入為0100；又74LS148的優(yōu)先編碼標(biāo)志輸出為0，使1Q=1，即=1，74LS148處于譯碼狀態(tài)，譯碼的結(jié)果顯示為“4”。同時(shí)1Q=1，使74LS148的=1,74LS148處于禁止?fàn)顟B(tài)，從而封鎖了其它按鍵的輸入。此處，當(dāng)優(yōu)先搶答者的編號(hào)按鍵松開在按下時(shí)，由于1Q=1，使=1,74LS14

43、8仍處于禁止?fàn)顟B(tài)，確保不會(huì)接受二次按鍵時(shí)的輸入信號(hào)，保證了搶答者的優(yōu)先性。（74LS148為8線-3線優(yōu)先編碼器，表8-1為其真值表，圖8-3為邏輯圖；74LS297為四個(gè)R-S鎖存器，表8-2為其真值表，圖8-4為邏輯圖。）圖8-2 優(yōu)先判斷與編號(hào)鎖存電路表8-1 74LS148真值表InputsOutputsE101234567A2A1A0GSE0HHHHHHLHHHHHHHHHHHHLLLLLLLHLLHLLHLHLLHHLHLLHLLHHHHLLLHLLHHHHHLLLHLLHHHHHHLHLHLLHHHHHHHHLLHLLHHHHHHHHHLLH圖8-3 74LS148邏輯圖表8-2

44、 74LS279真值表InputsOutputsSRQHHQ0LHHHLLLLNot sure圖8-4 74LS279邏輯圖8.3搶答器的單元電路設(shè)計(jì)：簡(jiǎn)易邏輯數(shù)字搶答器14由主體電路和擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和主持人開關(guān)啟動(dòng)報(bào)警電路，以上兩部分組成主體電路。通過定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路?，F(xiàn)在介紹搶答器設(shè)計(jì)中的優(yōu)先編碼電路、定時(shí)電路、報(bào)警電路、時(shí)序控制電路、七段顯示數(shù)碼器及譯碼管電路。8.4搶答器設(shè)計(jì)中的優(yōu)先編碼電路：參考電路如圖8-5所示，該電路完成兩個(gè)功能：一是分辨出選手按鍵

45、的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編碼；二是禁止其他選手按鍵操作無效。工作過程：開關(guān)S置于“清除”端時(shí)，RS觸發(fā)器的端均為0，4個(gè)觸發(fā)器輸出值為0，使74LS148的=0，使之處于工作狀態(tài)。當(dāng)開關(guān)S置于“開始”時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將鍵按下時(shí)如S5，74LS148的輸入=010，=0，經(jīng)RS鎖存后，1Q=1，=1，74LS148處于工作狀態(tài)，4Q3Q2Q=101，經(jīng)譯碼顯示為“5”。此外1Q=1，時(shí)=1，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。但第一個(gè)按鍵的選手松開時(shí)，74LS148還是以上的狀態(tài)因此仍然禁止其他輸入，保證了強(qiáng)大者的優(yōu)先性。如果再次搶答需要主持人獎(jiǎng)S開

46、關(guān)重新置于“清除”然后在進(jìn)行下一輪搶答。(74LS148為8線-3線優(yōu)先編碼器，表8-1為其真值表.) 圖8-5 優(yōu)先編碼電路8.5搶答器設(shè)計(jì)中的定時(shí)電路：由主持人請(qǐng)答題的難易程度，設(shè)定一次搶答時(shí)間，通過設(shè)置時(shí)間電路對(duì)計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供?？深A(yù)置時(shí)間的電路選用十進(jìn)制同步加減計(jì)數(shù)器74LS192進(jìn)行設(shè)計(jì)，具體電路圖如圖8-6所示。本設(shè)計(jì)是以555定時(shí)器構(gòu)成震蕩電路，由74LS192來充當(dāng)計(jì)數(shù)器，構(gòu)成搶答器的倒計(jì)時(shí)電路。該電路簡(jiǎn)單，無需用到晶振，芯片在市場(chǎng)上容易買到。設(shè)計(jì)功能完善，能實(shí)現(xiàn)直接清零、啟動(dòng)。圖8-6 定時(shí)電路8.6搶答器設(shè)計(jì)中的報(bào)警電路：由555定時(shí)器和三極

47、管構(gòu)成的報(bào)警電路如圖8-7所示。其中555定時(shí)器構(gòu)成多諧振蕩器，震蕩頻率f0=1.43【(R1+2R2)C】,其輸出信號(hào)經(jīng)三極管推動(dòng)揚(yáng)聲器。PR為控制信號(hào)，當(dāng)PR為高電平時(shí)，多諧振蕩器工作，反之，電路停震。 圖8-7 報(bào)警電路8.7搶答器中的時(shí)序控制電路：時(shí)序控制電路10是搶答器設(shè)計(jì)的關(guān)鍵，它主要有以下三種功能：1）主持人控制開關(guān)撥到“開始”位置時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路進(jìn)入正常搶答工作狀態(tài)。2）當(dāng)參賽選手按動(dòng)搶答鍵時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路停止工作。3）當(dāng)設(shè)定的搶答時(shí)間到時(shí)，無人搶答時(shí)，揚(yáng)聲器發(fā)聲，同時(shí)搶答電路和定時(shí)電路停止工作。圖8-8 時(shí)序控制電路根據(jù)上面的功能要求，設(shè)計(jì)

48、的時(shí)序控制電路如圖8-8所示。圖中，門G1的作用是控制時(shí)鐘信號(hào)GP的放行與禁止，門G2的作用是控制74LS148的輸入使能端。圖4-3的工作原理：主持人控制開關(guān)從“清除”位置撥到“開始”位置時(shí)，來自于圖4-1中的74LS279的輸入1Q=0，經(jīng)G3反相，A=1，則時(shí)鐘信號(hào)CP能夠加到74LS192的CPD時(shí)鐘輸入端，定時(shí)電路進(jìn)入遞減計(jì)時(shí)。同時(shí)在定時(shí)時(shí)間未到時(shí)，則“定時(shí)信號(hào)”為1，門G2的輸出=0，使74LS148處于正常工作狀態(tài)，從而實(shí)現(xiàn)1的要求。當(dāng)選手定時(shí)時(shí)間內(nèi)按動(dòng)搶答鍵時(shí)，1Q=1，經(jīng)G3反相，A=0，封鎖CP信號(hào)，定時(shí)器處于保持工作狀態(tài)；門G2的輸出=1,74LS148處于禁止?fàn)顟B(tài)，從而

49、實(shí)現(xiàn)2的要求。當(dāng)定時(shí)時(shí)間到時(shí)，則“定時(shí)到信號(hào)”為0，=1，74LS148處于禁止?fàn)顟B(tài)，禁止選手進(jìn)行搶答。同時(shí)，門G1處于關(guān)閉狀態(tài)，封鎖CP信號(hào)，使定時(shí)電路保持00狀態(tài)不變，從而實(shí)現(xiàn)3的功能。集成但穩(wěn)觸發(fā)器74LS121用于控制報(bào)警電路及發(fā)聲電路。8.8七段顯示譯碼器與數(shù)碼管：七段顯示譯碼器7與數(shù)碼管如下圖8-9所示。七段顯示譯碼74LS48將鎖存器74LS279的信號(hào)譯碼，輸出給數(shù)碼管。當(dāng)后臺(tái)工作人員將S置于GND，=0，使燈測(cè)試輸入端（圖中3號(hào)=1），這是數(shù)碼管工作情況；當(dāng)后臺(tái)工作人員將S置于Vcc，=1，使燈測(cè)試輸入端（圖中3號(hào)=1），這是正常譯碼。圖8-9 7段顯示譯碼器與數(shù)碼管圖8-1

50、0 74LS48邏輯圖圖8-11 八路數(shù)字搶答器實(shí)驗(yàn)原理圖 圖8-11是我此次畢業(yè)設(shè)計(jì)的綜合原理圖，是基于Multisim的仿真原理圖，通過此原理圖驗(yàn)證了我的設(shè)計(jì)的正確性，即有選手先按下開關(guān)后經(jīng)優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出，而且此設(shè)計(jì)還可以在有選手第一時(shí)間按下的時(shí)候阻止其他選手使其操作無效，因而保障了首先搶答選手的能夠優(yōu)先發(fā)言答題的權(quán)利。結(jié) 論我此次設(shè)計(jì)的題目是基于Multisim的數(shù)字電子實(shí)驗(yàn)電路的設(shè)計(jì)，就是要對(duì)相關(guān)的實(shí)驗(yàn)運(yùn)用Multisim仿真軟件進(jìn)行虛擬的仿真，驗(yàn)證實(shí)驗(yàn)的功能及設(shè)計(jì)的可行性。通過此次畢業(yè)設(shè)計(jì)我學(xué)到了很多知識(shí)如在TTL與非門的測(cè)試實(shí)驗(yàn)中，我

51、的具體的了解了各種門電路。門電路的性能是一是作為基本邏輯單元的邏輯功能，另一是作為電路器件的電氣特性。門電路的分類門電路一般有：與門、或門、非門、與非門、或非門等。各種門電路有著不同的功能，即針對(duì)不同的輸入數(shù)值給出輸出數(shù)值（比如或門要求兩個(gè)輸入值中有一個(gè)或以上為1時(shí)輸出1；與門在兩個(gè)輸入值都為1是輸出1，否則輸出0；非門只有一個(gè)輸入，而輸出與輸入反相），就像數(shù)學(xué)上簡(jiǎn)單的方程式；不同種類的門就像不同的方程式；大量的各種門可以描述更為復(fù)雜的方程式。TTL與非門的功能是當(dāng)與非門的輸入端至少有一個(gè)輸入端接低電平時(shí)，其輸出為高電平。只有當(dāng)輸入端全接高電平時(shí)，其輸出才為低電平 ；通過本次設(shè)計(jì)我基本上掌握了

52、編碼器、譯碼器、數(shù)據(jù)選擇器、鎖存器、計(jì)數(shù)器、555定時(shí)器的邏輯功能及其應(yīng)用。此次畢業(yè)設(shè)計(jì)的綜合設(shè)計(jì)實(shí)驗(yàn)是設(shè)計(jì)出八位數(shù)字搶答器，通過此次設(shè)計(jì)我掌握了數(shù)字搶答器的基本組成，各功能電路圖及各電路圖的原理。通過此次設(shè)計(jì)我學(xué)會(huì)運(yùn)用了Multisim仿真軟件，學(xué)到了大量的知識(shí)，鍛煉了自己動(dòng)手的能力。致謝本設(shè)計(jì)經(jīng)過兩個(gè)月的工作，終于能夠順利完成。通過本次畢業(yè)設(shè)計(jì)，我對(duì)Multisim、數(shù)字電子電路中的各個(gè)元器件及各個(gè)實(shí)驗(yàn)有了更深的認(rèn)識(shí)，可以熟練的進(jìn)行電路圖的繪制，以及設(shè)置并修改的元件參數(shù)，對(duì)于理論和實(shí)踐相結(jié)合的重要性有了更深刻的體會(huì)，也使自身獨(dú)立解決問題的能力進(jìn)一步提高。在此要衷心感謝我的指導(dǎo)教師耿立明老師，本設(shè)計(jì)是在耿老師的悉心指導(dǎo)下完成的。在整個(gè)設(shè)計(jì)階段，耿老師除了給我提出方案外，也留給我主動(dòng)解決問題的空間，是我在