1、第11章組合邏輯電路和順序邏輯電路，知識目標了解組合邏輯電路的讀取方法和步驟。了解一般編碼、解碼集成電路的針腳功能后，將根據菜單正確使用。了解半導體數(shù)碼管的基本結構和工作原理。熟悉、rs觸發(fā)器、jk觸發(fā)器和d觸發(fā)器的邏輯功能。了解集成移位寄存器的基本功能和應用。掌握一般計數(shù)集成電路的銷功能和應用常識。技術目標是用編碼、解碼集成電路組裝應用電路。rs觸發(fā)器、jk觸發(fā)器和d觸發(fā)器的邏輯功能。計算功能電路可以用一般計算集成電路組裝。11.1組合邏輯電路、組合邏輯電路由門、門、和鄭智薰門、或鄭智薰門等多個邏輯電路的組合構成，11.1.1組合邏輯電路的讀取方法組合邏輯電路的讀取步驟通常如圖11.2所示執(zhí)

2、行。圖11.2組合邏輯電路的讀取階段，(1)輸出邏輯函數(shù)表達式根據給定的邏輯原理電路圖從輸入到輸出逐步導出。(2)簡化并轉換結果表達式，使其最簡單。(3)根據簡化的邏輯函數(shù)表達式列出真值表，以分析和確定電路執(zhí)行的邏輯功能。11.1.2編碼器將各種信號(例如十進制數(shù)、字符、符號等)從數(shù)字電路轉換為多位二進制碼，這種轉換過程稱為編碼?？蓤?zhí)行編碼功能的組合邏輯電路包括編碼器、1二進制編碼器、圖11.4 3位二進制編碼器圖表、圖11.5 3位二進制編碼器邏輯圖表、2-十進制編碼器、圖11.6二進制編碼器圖表、11.1.3解碼器解碼，其中編碼具有將特定代碼“翻譯”為相應輸出信號的功能一般用途解碼器一般用

3、途解碼器常用二進制解碼器，二進制解碼器到十進制解碼器。(1)二進制解碼器?，F(xiàn)在以74ls138集成電路為例，介紹3-8線解碼器。圖11.8 2-4行解碼器方塊圖，圖11.9 74ls138通用解碼器，(2)二進制解碼器。圖11.10顯示了74ls42解碼器的集成電路針腳排列圖。圖11.10 74ls42解碼器針腳功能圖，2顯示解碼器(1)數(shù)字顯示。圖11.11 7段數(shù)字顯示，(2)解碼集成電路顯示。圖11.14 ct5449外部銷排列圖、11.2觸發(fā)器、數(shù)字電路和計算機系統(tǒng)需要具有內存和存儲功能的邏輯組件時，觸發(fā)器是構成這些邏輯組件的基本單元。11.2.1默認rs觸發(fā)器1電路配置、圖11.17

4、默認rs觸發(fā)器、2邏輯功能、11.2.2同步rs觸發(fā)器在數(shù)字系統(tǒng)中通常由時鐘脈沖cp控制特定位觸發(fā)同步行為。也就是說，時鐘脈沖到達時，必須輸入觸發(fā)信號才能工作。由時鐘脈沖控制的rs觸發(fā)器也稱為同步rs觸發(fā)器，時鐘脈沖cp通常稱為同步信號。1電路結構、圖11.20同步rs觸發(fā)器、2工作原理(1)沒有時鐘脈沖時(cp=0)、和非文字g3、g4均被切斷、r、s輸入信號不起作用、觸發(fā)器保持原樣，即保持不變。(2)當有時鐘脈沖輸入時(cp=1)，g3，g4語句打開時，r，s輸入信號分別通過g3，g4語句添加到主rs觸發(fā)器的輸入端，從而翻轉觸發(fā)器。11.2.3 jk觸發(fā)器基于rs觸發(fā)器開發(fā)了多個其他邏輯功

5、能的觸發(fā)器，以避免rs觸發(fā)器存在的不確定狀態(tài)，jk、d和t觸發(fā)器常用，下面討論了jk觸發(fā)器。1電路配置和電路符號、圖11.22 jk觸發(fā)電路符號、2邏輯功能jk觸發(fā)器不僅可以避免不確定狀態(tài)，還添加了觸發(fā)器的邏輯功能，其邏輯功能包括：(1)j=0，k=0，qn 1=qn，輸出保持原始狀態(tài)。(2)j=1，k=0，qn 1=1，觸發(fā)器處于1狀態(tài)。(3)j=0，k=l，qn 1=0，觸發(fā)器設置為0狀態(tài)輸出。(4)j=1，k=1，每個cp的觸發(fā)狀態(tài)反轉一次。、3集成jk觸發(fā)器、圖11.23 jk觸發(fā)器74ls76，11.2.4 d觸發(fā)器d觸發(fā)器只有一個信號輸入端，如果時鐘脈沖cp沒有到達，則輸入端的信號

6、不起作用；只有在發(fā)出cp信號的瞬間，輸出才會立即更改為與輸入相同的級別。也就是qn 1=d。1電路符號，圖11.24 d觸發(fā)器，2邏輯功能分析d=1輸入j=1，k=0，時鐘脈沖cp添加后，q針被定位為1，輸出端q與輸入端d狀態(tài)匹配。如果輸入d=0，則j=0，k=1，如果添加了時鐘脈沖cp，則q結束0與輸入端d狀態(tài)匹配。也就是說，qn 1=d表示輸出端q與輸入端d狀態(tài)匹配。3集成d觸發(fā)器d觸發(fā)器有兩種類型：ttl類型和cmos類型。常用的ttl型雙d觸發(fā)器74ls74針功能如圖11.25所示，cmos型雙d觸發(fā)器cc4013針功能如圖11.26所示。圖11.25 74ls74針功能、圖11.26

7、 cc4013針功能、11.3順序邏輯電路、11.3.1寄存器主要用于臨時存儲數(shù)字和信息，在計算機系統(tǒng)中經常臨時存儲二進制數(shù)字以進行處理，因此寄存器需要存儲參與運算的數(shù)據。寄存器由觸發(fā)器和閘電路組成，其中一個觸發(fā)器只能保留一個二進制代碼，需要n個觸發(fā)器才能保留n位二進制代碼。寄存器有多種類型，可以根據寄存器功能分為數(shù)字寄存器和移位寄存器；根據寄存器輸入、輸出方法，可以分為并行和串行。并行方式是如圖11.33(a)所示的每個觸發(fā)器中的數(shù)字并發(fā)輸入或并發(fā)輸出。串行方式是從寄存器輸入逐項數(shù)字輸出，如圖11.33(b)所示。圖11.33寄存器輸入、輸出方法、1數(shù)字寄存器(1)電路配置。圖11.34 4

8、 4位數(shù)字寄存器，(2)工作原理。第一步，在存款前清除0。步驟2，接收脈沖控制數(shù)據存檔。2移位寄存器(1)電路配置。圖11.35 4位左移位寄存器，(2)操作過程。圖11.36左移位寄存器操作狀態(tài)圖，11.3.2計數(shù)器1二進制計數(shù)器對每個輸入執(zhí)行1次加法運算的計數(shù)器稱為加法計數(shù)器，也稱為增量計數(shù)器。圖11.37由4位異步增量計數(shù)器邏輯圖、圖11.38 4位二進制增量計數(shù)器時序圖、2十進制計數(shù)器(1)電路組成。(2)工作原理。如果計數(shù)器輸入09個計數(shù)脈沖，則操作過程與4個二進制異步加法計數(shù)器完全相同，并且在第9個計數(shù)脈沖后，q3q2q1q0狀態(tài)為1001。當?shù)?0計數(shù)脈沖到達時，q0從1變?yōu)?，

9、負跳躍脈沖輸入到ff1和ff3的輸入側cl。ff1的輸入端j=0，因此q1仍然為0。ff3的輸入端j=qqq1=0，因此ff3處于零狀態(tài)。此時計數(shù)器狀態(tài)返回到0000，跳過1010111的6種狀態(tài)，q3輸出負跳進位脈沖，實現(xiàn)842lbcd碼十進制增量計數(shù)。圖11.39異步十進制加法計數(shù)器，3集成計數(shù)器應用程序(1)計數(shù)集成電路。圖11.40計數(shù)集成電路74ls160，vcc連接電源端，gnd接地端。清潔端，放置在低水平，計數(shù)器實現(xiàn)清潔零。q0q3是842lbd代碼的4位數(shù)字輸出。d0d3是并行數(shù)據輸入端，是并行數(shù)據控制端。低水平，cp脈沖來了，輸出端q0q3與并行數(shù)據輸入端d0d3狀態(tài)匹配。c

10、tt、ctp是因子控制端，如果整體層次高，則為因子狀態(tài)，如果其中一個層次低，則維持資料狀態(tài)。co是系數(shù)溢出時co末端發(fā)送正進位脈沖的進位輸出。(2)計算集成電路的連接。圖11.41模式100計數(shù)器連接圖，11.4技術培訓，任務1數(shù)字顯示計數(shù)器1培訓目的(1)培訓，熟悉計數(shù)電路、解碼電路、數(shù)字顯示形狀和針腳功能。(2)學習如何執(zhí)行十進制計數(shù)器的安裝和功能測試。2設備準備直流電源，多米，計數(shù)電路74ls161，解碼電路74ls48，數(shù)字顯示bs202，數(shù)字電路實驗設備，裝配工具集。，3教育相關知識在線搜索或圖書搜索，審查集成電路74ls161、74ls48相關資料，了解邏輯功能，列出菜單，并說明每

11、個大頭針的作用。4培訓內容和步驟(1)應如圖11.45所示連接電路，圖74ls48的、腳和74ls161的、ctp、ctt腳應位于高水平。(2)驗證電路連接是否正確，然后將5v電源連接到vcc側。(3)在計數(shù)器的cp側連續(xù)輸入單個脈沖，觀察數(shù)字化儀的顯示結果，使用萬用表測量74ls48的ag針腳級別，并記錄在表11.14中。圖11.45十進制數(shù)字顯示計數(shù)器，5問題討論(1)將74ls48的腳放在低級上對計數(shù)器操作有什么影響？(2)如果數(shù)字顯示屏的a部分缺失，分析了錯誤的可能原因，并說明了裴珉姬維修方法。1教學目的(1)了解集成移位寄存器的形狀和銷功能。(2)數(shù)字電路組裝基本技術，2設備準備電源，萬用表，脈沖信號發(fā)生器，電子套件，組裝工具集。3與教育相關的知識本實驗中使用的74ls194集成電路是具有物理形狀和針腳功能的4位雙向移位寄存器，如圖11.46所示。圖11.46 74ls194實際形狀和針腳功能圖，4培訓內容和步驟圖11.47是寄存器控制提燈電路，電路組裝圖如圖11.48所示，圖11.47寄存器控制提燈電路(1)在安裝寄存器控制提燈電路后檢查電路原理圖，然后測試電源，沒有錯誤。(2)將脈沖信號發(fā)生器產生的矩形脈沖cp送入74lsl94的11腳。(3)將寄存器整理為0。按住開關sr 0狀態(tài)，將寄存器設置為0狀態(tài)，觀察輸出發(fā)