1、電子科技大學(xué)通信與信息工程學(xué)院傳輸與處理綜合設(shè)計(jì)報(bào)告用可編程器件GAL16V8設(shè)計(jì)可變長(zhǎng)度的序列信號(hào)發(fā)生器班 級(jí) 學(xué) 生 王 東 學(xué) 號(hào) 教 師 饒力 【設(shè)計(jì)名稱】用GAL16V8設(shè)計(jì)可變長(zhǎng)度序列信號(hào)發(fā)生器【設(shè)計(jì)目的】傳輸與處理綜合設(shè)計(jì)是一門結(jié)合專業(yè)的獨(dú)立的實(shí)踐課程，是培養(yǎng)高年級(jí)學(xué)生在學(xué)完專業(yè)基礎(chǔ)課后，綜合所學(xué)知識(shí)進(jìn)行工程設(shè)計(jì)的一項(xiàng)基本能力訓(xùn)練。設(shè)計(jì)時(shí)，在微機(jī)上用機(jī)助設(shè)計(jì)方法，以可編程邏輯器件為主要器件，設(shè)計(jì)出通信設(shè)備中各種專用部件，并在編程器上燒錄后，進(jìn)行硬件測(cè)試，以驗(yàn)證設(shè)計(jì)的正確性。要求：1. 掌握偽隨機(jī)序列的基本性質(zhì)及偽隨機(jī)序列發(fā)生器的設(shè)計(jì)方法。2. 掌握從給定長(zhǎng)度的m序列中截短為設(shè)計(jì)所

2、給長(zhǎng)度的設(shè)計(jì)方法。3. 掌握可編程器件GAL16V8的使用方法，并學(xué)會(huì)用該器件設(shè)計(jì)可變長(zhǎng)度序列信號(hào)發(fā)生器。 4.掌握FM軟件的使用方法。5.熟悉偽隨機(jī)序列在通信系統(tǒng)中地位和用途?！驹O(shè)計(jì)內(nèi)容】 在掌握偽隨機(jī)序列性質(zhì)的基礎(chǔ)上，設(shè)計(jì)給定長(zhǎng)度的偽隨機(jī)序列信號(hào)發(fā)生器，也即設(shè)計(jì)給定n后（n為移位寄存器的級(jí)數(shù)）最長(zhǎng)線性反饋移位寄存器序列。并在給定n產(chǎn)生的最長(zhǎng)序列的基礎(chǔ)上，截短出課題給出的序列長(zhǎng)度，并用FM軟件對(duì)可編程器件GAL16V8進(jìn)行編程，以實(shí)現(xiàn)長(zhǎng)度不同的序列信號(hào)發(fā)生器。 對(duì)可編程器件燒錄完成后，為了驗(yàn)證設(shè)計(jì)者設(shè)計(jì)是否正確，還需將所設(shè)計(jì)的器件進(jìn)行硬件測(cè)試，以便檢驗(yàn)設(shè)計(jì)是否達(dá)滿足要求。一、偽隨機(jī)序列 隨機(jī)

3、噪聲在通信技術(shù)中首先是作為有損通信質(zhì)量的因素受到人們的重視的。信道中存在隨機(jī)噪聲會(huì)使模擬信號(hào)產(chǎn)生失真，或使數(shù)字信號(hào)解調(diào)后出現(xiàn)誤碼；同時(shí)，它還是限制信道容量的一個(gè)重要因素。因此，人們最早是企圖設(shè)法消除或減小通信系統(tǒng)中的偽隨機(jī)噪聲。但是，有時(shí)人們也希望獲得隨機(jī)噪聲。例如，在實(shí)驗(yàn)室中對(duì)通信設(shè)備或系統(tǒng)進(jìn)行測(cè)試時(shí)，有時(shí)要故意加入一定的隨機(jī)噪聲，這時(shí)就需要產(chǎn)生它。隨著通信理論的發(fā)展，早在20世紀(jì)40年代末，香農(nóng)（Shannon）就曾指出，在某些情況下，為了實(shí)現(xiàn)最有效的通信，應(yīng)采用具有白噪聲的統(tǒng)計(jì)特性的信號(hào)。另外，為了實(shí)現(xiàn)高可靠性的保密通信，也希望利用隨機(jī)噪聲。然而，利用隨機(jī)噪聲的最大困難是它難以重復(fù)產(chǎn)生和

4、處理。直到60年代，偽隨機(jī)噪聲的出現(xiàn)才使這一困難得到解決。偽隨機(jī)噪聲具有類似于隨機(jī)噪聲的一些統(tǒng)計(jì)特性，同時(shí)又便于重復(fù)產(chǎn)生和處理。由于它具有偽隨機(jī)噪聲的優(yōu)點(diǎn)，又避免了它的缺點(diǎn)，因此獲得了日益廣泛的應(yīng)用。目前廣泛應(yīng)用的偽隨機(jī)噪聲都是由數(shù)字電路產(chǎn)生的周期序列。在設(shè)計(jì)數(shù)字通信系統(tǒng)時(shí)，通常都假設(shè)信源序列是隨機(jī)序列，而實(shí)際信源發(fā)出的序列不一定滿足這個(gè)條件，特別是信源出現(xiàn)長(zhǎng)0串時(shí)，給接收端提取定時(shí)信號(hào)帶來(lái)一定困難。解決這個(gè)問(wèn)題的辦法，除了用碼型編碼的方法以外，也常用m序列對(duì)信源序列進(jìn)行“加亂”處理，有時(shí)也稱擾碼，以使信源序列隨機(jī)化。在接收端再把“加亂”了的序列，用同樣的m序列“解亂”，即進(jìn)行解擾，恢復(fù)原有的

5、信源序列。從更廣泛的意義上來(lái)說(shuō)，擾碼能使數(shù)字傳輸系統(tǒng)對(duì)各種數(shù)字信息具有透明性。這不但因?yàn)閿_碼能改善位定時(shí)恢復(fù)的質(zhì)量，而且它還能使信號(hào)頻譜分布均勻且保持穩(wěn)恒，能改善有關(guān)子系統(tǒng)的性能。擾碼的原理基于m序列的偽隨機(jī)性。下面首先了解m序列的產(chǎn)生和性質(zhì)。二、 m序列的產(chǎn)生和性質(zhì)m序列是最常用的一種偽隨機(jī)序列，它是最長(zhǎng)線性反饋移位寄存器的簡(jiǎn)稱。m序列是由帶線性反饋的移位寄存器產(chǎn)生的序列，并且具有最長(zhǎng)周期。由n級(jí)串接的移位寄存器和反饋邏輯線路可組成動(dòng)態(tài)移位寄存器，如果反饋邏輯線路只用模2和構(gòu)成，則稱為線性反饋移位寄存器；如果反饋線路中包含“與”、“或”等運(yùn)算，則稱為非線性反饋移位寄存器。帶線性反饋邏輯的移位

6、寄存器設(shè)定初始狀態(tài)后，在時(shí)鐘觸發(fā)下，每次移位后各級(jí)寄存器狀態(tài)會(huì)發(fā)生變化。其中任何一級(jí)寄存器的輸出，隨著時(shí)鐘節(jié)拍的推移都會(huì)產(chǎn)生一個(gè)序列，該序列稱為移位寄存器序列。以圖1所示的4級(jí)移位寄存器為例，圖中線性反饋邏輯服從以下遞歸關(guān)系式： （11） 圖1 4級(jí)移位寄存器即第3級(jí)與第4級(jí)輸出的模2和運(yùn)算結(jié)果反饋到第1級(jí)去。假設(shè)這4級(jí)移位寄存器的初始狀態(tài)為0001，即第4級(jí)為1狀態(tài)，其余3級(jí)均為0狀態(tài)。隨著移位時(shí)鐘節(jié)拍，各級(jí)移位寄存器的狀態(tài)轉(zhuǎn)移流程圖如表1所示。表1 m序列發(fā)生器狀態(tài)轉(zhuǎn)移流程圖在第15個(gè)節(jié)拍時(shí)，移位寄存器的狀態(tài)與第0拍的狀態(tài)（即初始狀態(tài)）相同。因而從第16拍開始必重復(fù)第1至第15拍的過(guò)程。這

7、說(shuō)明該移位寄存器的狀態(tài)具有周期性，其周期長(zhǎng)度為15。如果從末級(jí)輸出，選擇3個(gè)0為起點(diǎn)，便可得到如下序列： 由上例可看出，對(duì)于n4的移位寄存器共有2416種不同的狀態(tài)。上述序列中出現(xiàn)了除全0以外的所有狀態(tài)，因此是可能得到的最長(zhǎng)周期序列。只要移位寄存器的初始狀態(tài)不是全0，就能得到周期長(zhǎng)度為15的序列。其實(shí)，從任何一級(jí)寄存器所得到的序列都是周期長(zhǎng)度為15的序列，只不過(guò)節(jié)拍不同而已，這些序列都是最長(zhǎng)線性反饋移位寄存器序列。將圖1中的線性反饋邏輯改為 （12）如圖2所示。如果4級(jí)移位寄存器的初始狀態(tài)仍為0001，可得末級(jí)輸出序列為 圖2 修改反饋邏輯后的4級(jí)移位寄存器其周期為6。如果將初始狀態(tài)改為101

8、1，輸出序列是周期為3的循環(huán)序列，即 當(dāng)初始狀態(tài)為1111時(shí)，輸出序列是周期為6的循環(huán)序列，其中一個(gè)周期為 以上4種不同的輸出序列說(shuō)明，n級(jí)線性反饋移位寄存器的輸出序列是一個(gè)周期序列，其周期長(zhǎng)短由移位寄存器的級(jí)數(shù)。線性反饋邏輯和初始狀態(tài)決定。但在產(chǎn)生最長(zhǎng)線性反饋移位寄存器序列時(shí)，只要初始狀態(tài)非全0即可，關(guān)鍵要有合適的線性反饋邏輯。n級(jí)線性反饋移位寄存器如圖3所示。圖中Ci表示反饋線的兩種可能連接狀態(tài)，Ci1表示連接線連通，第ni級(jí)輸出加入反饋中；Ci0表示連接線斷開，第ni級(jí)輸出未參加反饋。因此，一般形式的線性反饋邏輯表達(dá)式 （mod2） （13）圖3 n級(jí)線性反饋移位寄存器將等式左邊的an移

9、至右邊，并將（C01）帶入上式，則上式可改寫為 （14）定義一個(gè)與上式相對(duì)應(yīng)的多項(xiàng)式 （15）其中的冪次表示元素相應(yīng)的位置。式（15）稱為線性反饋移位寄存器的特征多項(xiàng)式，特征多項(xiàng)式與輸出序列的周期有密切的關(guān)系?？梢宰C明，當(dāng)滿足下列3個(gè)條件時(shí)，就一定能產(chǎn)生m序列：（1）是不可約的，即不能再分解因式；（2）可整除，這里；（3）不能整除，這里。滿足上述條件的多項(xiàng)式稱為本原多項(xiàng)式。這樣，產(chǎn)生m序列的充要條件就變成如何找本原多項(xiàng)式。以前面提到的4級(jí)移位寄存器為例。4級(jí)移位寄存器所能產(chǎn)生的m序列，其周期為p24115，其特征多項(xiàng)式應(yīng)能整除。將進(jìn)行因式分解，有以上共得到5個(gè)不可約因式，其中有3個(gè)4階多項(xiàng)式，

10、而可整除，即 故不是本原多項(xiàng)式。其余2個(gè)是本原多項(xiàng)式，而且是互逆多項(xiàng)式，只要找到其中的一個(gè)，另一個(gè)就可以寫出。例如就是圖1對(duì)應(yīng)的特征多項(xiàng)式，另一個(gè)是。 尋求本原多項(xiàng)式是一件繁瑣的工作，由計(jì)算得到的結(jié)果已列成表。表2給出其中部分結(jié)果，每個(gè)n只給出一個(gè)本原多項(xiàng)式。為了使m序列發(fā)生器盡量簡(jiǎn)單，常用的是只有3項(xiàng)的本原多項(xiàng)式，此時(shí)發(fā)生器只需要一個(gè)模2加法器。但對(duì)于某些n值，不存在3項(xiàng)的本原多項(xiàng)式。表中列出的本原多項(xiàng)式都是項(xiàng)數(shù)最少的，為簡(jiǎn)便起見，用八進(jìn)制數(shù)字記載本原多項(xiàng)式的系數(shù)。由系數(shù)寫出本原多項(xiàng)式非常方便。例如n4時(shí)，本原多項(xiàng)式系數(shù)的八進(jìn)制表示為23，將23寫成二進(jìn)制碼010與011，從左向右第一個(gè)1對(duì)

11、應(yīng)于C0，按系數(shù)可寫出；從右向左的第一個(gè)1對(duì)應(yīng)于C0，按系數(shù)可寫出，其過(guò)程如下：表2 本原多項(xiàng)式系數(shù)表2 30 1 0 0 1 1C0 C1 C2 C3 C4 C4 C3 C2 C1 C0 和為互逆多項(xiàng)式，即10011與11001互為逆碼。所以在表2中每一本原多項(xiàng)式可以組成兩種m序列發(fā)生器。 m序列有如下性質(zhì)（1） 由n級(jí)移位寄存器產(chǎn)生的m序列，其周期為2n1。（2） 除全0狀態(tài)外，n級(jí)移位寄存器可能出現(xiàn)的各種不同狀態(tài)都在m序列的一個(gè)周期內(nèi)出現(xiàn)，而且只出現(xiàn)一次。因此，m序列中1和0的出現(xiàn)概率大致相同，1碼只比0碼多一個(gè)。（3） 在一個(gè)序列中連續(xù)出現(xiàn)的相同碼稱為一個(gè)游程，連碼的個(gè)數(shù)稱為游程的長(zhǎng)度

12、。m序列中共有2n1個(gè)游程。例如：在其一個(gè)周期（m個(gè)元素）中，共有8個(gè)游程，其中長(zhǎng)度為4的游程有一個(gè)，即“1111”；長(zhǎng)度為3的游程有一個(gè)，即“000”；長(zhǎng)度為2的游程有兩個(gè)，即“11”與“00”；長(zhǎng)度為1的游程有四個(gè)，即兩個(gè)“1”和兩個(gè)“0”。m序列中共有2n1個(gè)游程，其中長(zhǎng)度為1的游程占1/2，長(zhǎng)度為2的游程占1/4，長(zhǎng)度為3的游程占1/8，以此類推，長(zhǎng)度為k的游程占2k。其中最長(zhǎng)的游程是n個(gè)連1碼，次長(zhǎng)的游程是n1個(gè)連0碼。五、 通用陣列邏輯器件GAL簡(jiǎn)介1.什么是GAL器件 可編程邏輯器件PLD（Programmable Logic Device）是一種專用集成電路，具有結(jié)構(gòu)靈活，集成

13、度高、處理速度快、可靠性好的特點(diǎn)。PLD的器件類型很多，通用陣列邏輯GAL（Generic Array Logic）器件是其中的一種高性能的PLD產(chǎn)品。GAL器件采用靈活的可編程I/O結(jié)構(gòu)，在幾十納秒內(nèi)可完成芯片的編程或擦除，可反復(fù)改寫數(shù)據(jù)100次，數(shù)據(jù)可保持20年。GAL美國(guó)Lattice半導(dǎo)體公司生產(chǎn)的E2CMOS可編程器件的專用商標(biāo)。2.GAL產(chǎn)品分類GAL產(chǎn)品分為普通型、通用型、異步型、FPLA型和在線可編程型5個(gè)系列，如表3所示，其中主要參數(shù)也列在表內(nèi)。其正常工作條件和極限工作條件，分別列在表4中。（1）普通型GAL器件包括輸入緩沖器，輸出三態(tài)緩沖器，輸出反饋/輸入緩沖器，輸出邏輯宏

14、單元和時(shí)鐘及輸出使能信號(hào)緩沖器。（2）通用型GAL器件通用型GAL器件采用的工藝和基本結(jié)構(gòu)與普通型GAL器件相同，通用型器件在普通型器件基礎(chǔ)上，簡(jiǎn)化了輸出邏輯宏單元的結(jié)構(gòu)，增加了陣列的規(guī)模，還向用戶提供了兩個(gè)專用乘積項(xiàng)（異步復(fù)位AR乘積項(xiàng)和同步置位SP乘積項(xiàng)），因此在設(shè)計(jì)組合邏輯和時(shí)序邏輯時(shí)，使用通用型GAL器件帶來(lái)了更強(qiáng)的靈活性。（3）異步型GAL器件 不論是普通型還是通用型GAL器件，都只有一個(gè)時(shí)鐘輸入腳，所有輸出寄存器都在同一時(shí)鐘下工作。這類器件難以實(shí)現(xiàn)在不同時(shí)鐘下工作的異步時(shí)序邏輯，異步型GAL器件就是針對(duì)這一問(wèn)題特別研制出來(lái)的。（4）FPLA型器件 這類器件在芯片內(nèi)部集成了兩個(gè)可編程

15、的門陣列與門陣列和或門陣列。由于有兩個(gè)可編程的門陣列，在設(shè)計(jì)狀態(tài)機(jī)時(shí)就非常靈活了。（5）在線可編程GAL器件這類器件具有在線可編程和診斷能力，其內(nèi)部集成了一個(gè)功能模塊，這一模塊只需要應(yīng)用系統(tǒng)中5V電源電壓，就能夠提供編程，診斷所必須的電壓和控制信號(hào)，因此，它可以不用專門的編程器即可完成在線編程，使用更加靈活方便。GAL器件的命名方法如圖13所示。器件名稱中的兩個(gè)數(shù)字也有一定的含意，第一數(shù)字指的是與門陣列的輸入量，這個(gè)數(shù)字也表示器件的最大輸入數(shù)；第二個(gè)數(shù)字指的是輸出邏輯宏單元OLMC總數(shù)，這個(gè)數(shù)字也表示器件最大輸出數(shù)。圖13 GAL器件的命名方法表3 GAL產(chǎn)品簡(jiǎn)介表4 GAL極限工作條件和正常

16、工作條件表32 GAL器件的極限工作條件與正常工作條件3.普通型GAL器件普通型GAL器件包括GAL16V8、GAL16V8A、GAL16V8B、GAL20V8、GAL20V8A、GAL16V8B等6種型號(hào)。其中GAL16V8、GAL16V8A、GAL16V8B在結(jié)構(gòu)上是基本相同的。我們以GAL16V8為例介紹GAL器件。(1) 基本功能框圖PLD基本功能方框圖如圖14所示圖14 PLD器件基本框圖PLD器件是能由用戶組態(tài)的邏輯器件，它能輸出由輸入數(shù)據(jù)規(guī)定的用戶功能，把一系列的電壓脈沖加到器件上時(shí)，該芯片即被編程，同時(shí)其結(jié)構(gòu)也被組態(tài)。（2）GAL16V8的邏輯電路圖 普通型GAL器件之一是GA

17、L16V8，它的邏輯電路圖如圖15所示。它包括輸入緩沖器（左面8個(gè)緩沖器）、輸出三態(tài)緩沖器（右面8個(gè)緩沖器）、與門陣列、輸出反饋/輸入緩沖器（中間一列8個(gè)緩沖器）、輸出邏輯宏單元OLMC（或門陣列包含在其中）以及時(shí)鐘和輸出選通信號(hào)輸入緩沖器。與門陣列由88個(gè)與門構(gòu)成，共形成64個(gè)乘積項(xiàng)。每個(gè)與門有32個(gè)輸入端。GAL16V8用雙列直插封裝，共20個(gè)引腳，其中引腳29固定作輸入引腳，引腳1在時(shí)序邏輯時(shí)作時(shí)鐘輸入，引腳11作使能控制，引腳1219作輸出引腳，其中15和16腳為專用輸出引腳，而引腳1，11，12，13，14，17，18，19也可以配置為輸入引腳。因此輸入最多可達(dá)16個(gè)，輸出最多可達(dá)8

18、個(gè)，這就是命名中的16和8的含意。引腳10接地，引腳20接電源VCC。圖15 GAL16V8的邏輯電路圖在圖15中，輸入緩沖器和輸出緩沖器都采用互補(bǔ)輸出結(jié)構(gòu)，其中其表示方法和真值表如圖16所示。圖16 輸入緩沖表示法在圖15中，可編程的部分是與門陣列，共有8組與門，每組中含8個(gè)與門，每個(gè)與門有16個(gè)輸入線，如果全部畫出，顯得很繁瑣，因此與門采用簡(jiǎn)化表示法，如圖17所示，為了與傳統(tǒng)的表示法對(duì)比，圖中以3個(gè)輸入（A，B，C）的“與”門為例，分別畫出兩種圖形。PLD簡(jiǎn)化畫法似乎有三個(gè)相同的輸入，但這種畫法實(shí)際上代表了傳統(tǒng)畫法的三個(gè)不同輸入。多輸入與門的輸出D，稱為“乘積項(xiàng)”。在圖17中的與門陣列中三

19、種連接法：固定連接、編程連接和被擦除（斷開），也在圖17中表示。圖17 與門的表示和三種連接圖18描述了“與”門不執(zhí)行任何功能的條件，由圖可看到輸出為D的“與”門連接了所有的輸入項(xiàng)：其方程為用布爾代數(shù)化簡(jiǎn)為,上式表示，一個(gè)輸入緩沖器的互補(bǔ)輸出全部連接到某一單獨(dú)的乘積項(xiàng)時(shí)，該成乘積項(xiàng)輸出總為邏輯0。圖18 “與”門缺省選擇情況 當(dāng)所有的輸入緩沖器全部連接到某一個(gè)乘積項(xiàng)時(shí)，可用圖18中的E乘積項(xiàng)的速記符號(hào)表示。因?yàn)樵谠O(shè)計(jì)中，常常會(huì)在某一個(gè)乘積項(xiàng)的連接點(diǎn)全部被編程使用，故這種簡(jiǎn)單的表示方法對(duì)于設(shè)計(jì)者來(lái)說(shuō)顯然是方便的。但要注意，該表示方法即意味著該乘積項(xiàng)輸出總為邏輯0電平。 相反，輸出F無(wú)任何輸入項(xiàng)和

20、其連接，這一乘積項(xiàng)總是“浮動(dòng)”到邏輯1，導(dǎo)致“或”門關(guān)門。這種乘積項(xiàng)為1的設(shè)計(jì)顯然是不合理的，應(yīng)避免之。（3）輸出邏輯宏單元OLMC（Output Logic Cell）GAL16V8輸出邏輯宏單元如圖19所示。下面對(duì)內(nèi)部結(jié)構(gòu)簡(jiǎn)介如下：或門是構(gòu)成或陣列的基本元件，一個(gè)或門有8個(gè)輸入端，它們是與陣列的8個(gè)與門輸出，即共有8個(gè)乘積項(xiàng)，其中7個(gè)直接連到或門輸入，第一乘積項(xiàng)經(jīng)PTMUX連接。因此或門輸出是8個(gè)或7個(gè)乘積項(xiàng)。異或門的作用是選擇輸出信號(hào)的極性。當(dāng)XOR(n)為1時(shí)，起反相器作用，否則起同相器作用。XOR(n)中的n是引腳號(hào)。D觸發(fā)器（寄存器）對(duì)異或門的輸出狀態(tài)起記憶（或存儲(chǔ)）作用，使GAL

21、器件適合于時(shí)序邏輯電路。圖19 OLMC的內(nèi)部結(jié)構(gòu)四個(gè)多路開關(guān)（MUX）在結(jié)構(gòu)控制字的作用下，設(shè)定輸出邏輯宏單元的組態(tài)。PTMUX是乘積項(xiàng)多路開關(guān)，在控制字ACO和AC1（n）控制下，選擇或門的第一乘積項(xiàng)來(lái)自與陣列或地電平。當(dāng)或門為地電平時(shí)，與陣列的第一項(xiàng)作三態(tài)門的使能控制用。OMUX是輸出多路開關(guān)，在控制字ACO和AC1(n)控制下，選擇輸出來(lái)自異或門（此時(shí)為組合邏輯）或者D觸發(fā)器（此時(shí)為時(shí)序邏輯）。TSMUX是三態(tài)多路開關(guān)，輸出為三態(tài)門的控制信號(hào)，輸入信號(hào)在控制字ACO和AC1(n)控制下，分別選擇下列四個(gè)輸入之一：與門陣列的第一項(xiàng)，OE（來(lái)自引腳11的外加信號(hào)），地或VCC。FMUX是反

22、饋多路開關(guān)，輸出是送回與陣列作為反饋輸入信號(hào)，輸入信號(hào)在控制字ACO,AC1(n)和AC(m)作用下，選擇下列信號(hào)之一：D觸發(fā)器的/Q,本級(jí)OLMC輸出（n），鄰級(jí)OLMC輸出（m）和地。有了這些電路和四個(gè)多路開關(guān)，就可把“與或”運(yùn)算配置成三種工作模式：簡(jiǎn)單模式（純組合邏輯），寄存器模式（純時(shí)序邏輯）和復(fù)合模式（二種邏輯）。 并且輸出也可配置成高電平有效或低電平有效?？刂谱值脑O(shè)定都是由開發(fā)軟件自動(dòng)設(shè)定的，無(wú)需用戶設(shè)計(jì)。(三)序列碼發(fā)生器程序設(shè)計(jì)1.m序列的產(chǎn)生圖21 6級(jí)D觸發(fā)器組成的最長(zhǎng)序列發(fā)生器（1）其本原多項(xiàng)式為：F(x)=1+X+X6 。初始狀態(tài)設(shè)定為，n6，查表12得f為（6，1），

23、即在時(shí)鐘的驅(qū)動(dòng)下，可得m序列2. 尋找起跳狀態(tài)方法如下：首先求出2n1的序列作為序列，再將2n1序列向左移2n1M位，得到序列，將兩序列各位對(duì)應(yīng)進(jìn)行模2加，得序列。在序列中尋找1000（n1個(gè)連0）的地方，其對(duì)應(yīng)位置序列的n位碼就是起跳狀態(tài)。Q6輸出序列為 ：: 左移27位： =: 序列中 （5個(gè)連0）處對(duì)應(yīng)序列的四位代碼為，此即為起跳狀態(tài)。3. 求M=36的序列信號(hào)可以在63長(zhǎng)度的序列中，從起跳狀態(tài)開始，消去27位碼元，剩下的碼元即組成36長(zhǎng)度的序列信號(hào)：0004. 設(shè)計(jì)產(chǎn)生長(zhǎng)度為36的序列信號(hào)的邏輯表達(dá)式可直接通過(guò)修改m63序列信號(hào)發(fā)生器的反饋函數(shù)f得到M=36的序列信號(hào)發(fā)生器的反饋函數(shù)f

24、: f= f起跳狀態(tài) + /Q6/Q5/Q4/Q3/Q2/Q1= Q6Q1/Q6/Q5/Q4Q3Q2/Q1 + /Q6/Q5/Q4/Q3/Q2/Q1= (Q6Q1)/( /Q6/Q5/Q4Q3Q2/Q1) + / (Q6Q1) /Q6/Q5/Q4Q3Q2/Q1 + /Q6/Q5/Q4/Q3/Q2/Q1 = Q6/Q1+/Q6Q1+/Q6/Q5/Q4Q3Q2/Q1 +/Q6/Q5/Q4/Q3/Q2/Q15. M-36.PLD程序展示GAL16V8 ;DEVICE NAMEF(X)=1+X+X6_36 ;36 LENGTH M SEQUENCEWangDong 10 2010 ;DESIGNER3

25、6M ;SIGNATURECLK NC NC NC NC NC NC NC NC GND ;PIN NAMEOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5 ;LOGIC EQUATIONSQ5:=Q4Q4:=Q3Q3:=Q2Q2:=Q1Q1:=/Q6*Q1+Q6*/Q1+/Q6*/Q5*/Q4*Q3*Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 36_length.6. 上機(jī)調(diào)試使用軟件FM.exe打開M_36.PLD,其操作界面如圖24

26、所示：圖8 FM軟件操作界面圖24 FM軟件操作界面選擇1和2，分別產(chǎn)生下面的相應(yīng)文件：1、文檔文件M_36 . LST：GAL16V8 ;DEVICE NAMEF(X)=1+X+X6_36 ;36 LENGTH M SEQUENCEWangDong 10 2010 ;DESIGNER36M ;SIGNATURECLK NC NC NC NC NC NC NC NC GND ;PIN NAMEOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5 ;LOGIC EQUATIONSQ5:=Q4Q4:=Q3Q3:=Q2Q2:=Q1Q1:=/Q6*Q1+Q6*/Q1+/Q6*/Q5*

27、/Q4*Q3*Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 36_length.GAL16V8 ;DEVICE NAMEF(X)=1+X+X6_36 ;36 LENGTH M SEQUENCEWangDong 10 2010 ;DESIGNER36M ;SIGNATURE _ _ | _/ | | | CLK | 01 20 | VCC | | NC | 02 19 | NC | | NC | 03 18 | Q1 | | NC | 04 17 | Q2 | |

28、 NC | 05 16 | Q3 | | NC | 06 15 | Q4 | | NC | 07 14 | Q5 | | NC | 08 13 | Q6 | | NC | 09 12 | S | | GND | 10 11 | OE | | |_|2、熔絲圖文件M_36 . PLT：GAL16V8 ;DEVICE NAMEF(X)=1+X+X6_36 ;36 LENGTH M SEQUENCEWangDong 10 2010 ;DESIGNER36M ;SIGNATURE Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7 4 8 3 9

29、 2 Polarity Fuse XAC1 Fuse - Output Pin 19 Row 0 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output

30、 Pin 19 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 18 Row 0 -X-X- Output Pin 18 Row 1 -X-X- Output Pin 18 Row 2 -X-X-X-X-X-X- Output Pin 18 Row 3 -X-X-X-X-X-X- Ou

31、tput Pin 18 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 17 Row 0 -X- Output Pin 17 Row 1 XXXXXXXXXXXXXXXXXXXXX

32、XXXXXXXXXXX Output Pin 17 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 7 XXX

33、XXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 16 Row 0 -X- Output Pin 16 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pi

34、n 16 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXGAL16V8 ;DEVICE NAMEF(X)=1+X+X6_36 ;36 LENGTH M SEQUENCEWangDong 10 2010 ;DESIGNER36M ;SIGNATURE Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7

35、4 8 3 9 2 Polarity Fuse -AC1 Fuse X Output Pin 15 Row 0 -X- Output Pin 15 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 5 XXXXXXXX

36、XXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 14 Row 0 -X- Output Pin 14 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Outpu