1、第八章 系統(tǒng)芯片SOC設(shè)計(jì),SoC概述,SoC是系統(tǒng)級(jí)集成，將構(gòu)成一個(gè)系統(tǒng)的軟/硬件集成在一個(gè)單一的IC芯片里。 它一般包含片上總線、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS內(nèi)核、網(wǎng)絡(luò)協(xié)議棧、嵌入式實(shí)時(shí)應(yīng)用程序等模塊，同時(shí)，它也具有外部接口，如外部總線接口和I/O端口。通常，SoC中包含的一些模塊是經(jīng)過(guò)預(yù)先設(shè)計(jì)的系統(tǒng)宏單元部件（Macrocell）或核（Cores） ，或者例程（Routines），稱為IP模塊，這些模塊都是可配置的。,SoC概述,以超深亞微米VDSM（Very Deep Sub Micron）工藝和知識(shí)產(chǎn)權(quán)IP（Intellectu

2、al Property）核復(fù)用（Reuse）技術(shù)為支撐。 是當(dāng)今超大規(guī)模集成電路的發(fā)展趨勢(shì)，也是21世紀(jì)集成電路技術(shù)的主流，為集成電路產(chǎn)業(yè)提供了前所未有的廣闊市場(chǎng)和難得的發(fā)展機(jī)遇。 設(shè)計(jì)中，設(shè)計(jì)者面對(duì)的不再是電路芯片；而是能實(shí)現(xiàn)設(shè)計(jì)功能的IP模塊庫(kù)。 設(shè)計(jì)不能一切從頭開(kāi)始，要將設(shè)計(jì)建立在較高的基礎(chǔ)之上，利用己有的IP芯核進(jìn)行設(shè)計(jì)重用。 建立在IP芯核基礎(chǔ)上的系統(tǒng)級(jí)芯片設(shè)計(jì)技術(shù)，使設(shè)計(jì)方法從傳統(tǒng)的電路級(jí)設(shè)計(jì)轉(zhuǎn)向系統(tǒng)級(jí)設(shè)計(jì)。,基本概念,系統(tǒng)芯片：將一個(gè)系統(tǒng)的多個(gè)部分集成在一個(gè)芯片上 廣義：將信息獲取、處理、存儲(chǔ)、交換甚至執(zhí)行功能集成 狹義：將信息處理、存儲(chǔ)、交換等功能集成,單芯片藍(lán)牙SoC系統(tǒng)框架

3、圖,特征： 含有實(shí)現(xiàn)復(fù)雜功能的VLSI 使用嵌入式CPU和DSP 采用IP核進(jìn)行設(shè)計(jì) 采用VDSM技術(shù) 具有從外部對(duì)芯片編程的功能,SOC三大支撐技術(shù)： 軟硬件協(xié)同設(shè)計(jì)技術(shù) IP設(shè)計(jì)和復(fù)用技術(shù) 超深亞微米設(shè)計(jì)技術(shù),IP:Intellectual Property,IP: 具有知識(shí)產(chǎn)權(quán)的經(jīng)過(guò)驗(yàn)證、性能優(yōu)化、可以被復(fù)用的功能模塊或子系統(tǒng)。 IP核，IP模塊，系統(tǒng)宏單元，虛擬部件 IP復(fù)用：對(duì)系統(tǒng)中的有些模塊直接用現(xiàn)成的IP來(lái)實(shí)現(xiàn),SOC與集成電路設(shè)計(jì)的區(qū)別,采用IP設(shè)計(jì)方法，提高產(chǎn)能 軟硬件同時(shí)進(jìn)行設(shè)計(jì)調(diào)試 不同系統(tǒng)兼容 集成度高，設(shè)計(jì)驗(yàn)證難 VDSM技術(shù)的采用使設(shè)計(jì)從面相邏輯轉(zhuǎn)向面相互聯(lián) EDA

4、工具還未成熟 集成嵌入式軟件,系統(tǒng)芯片：通過(guò)IP核復(fù)用來(lái)提高設(shè)計(jì)產(chǎn)能，通過(guò)系統(tǒng)集成來(lái)涵蓋不同的技術(shù)，進(jìn)行混合技術(shù)設(shè)計(jì)，包括嵌入式、高性能或低功耗邏輯、模擬、射頻等技術(shù)的集成。,2. SOC設(shè)計(jì)過(guò)程,要求系統(tǒng)描述 設(shè)計(jì)高層次算法級(jí)模型，驗(yàn)證 對(duì)系統(tǒng)進(jìn)行軟硬件劃分，定義接口 進(jìn)行軟硬件協(xié)同仿真驗(yàn)證 對(duì)硬件進(jìn)一步劃分成數(shù)個(gè)宏單元，并集成驗(yàn)證 系統(tǒng)集成，驗(yàn)證測(cè)試,嵌入式系統(tǒng)的典型設(shè)計(jì)過(guò)程,軟硬件協(xié)同設(shè)計(jì)： 實(shí)際上就是一個(gè)系統(tǒng)的軟件部分、硬件部分協(xié)同開(kāi)發(fā)的過(guò)程。在整個(gè)設(shè)計(jì)過(guò)程中，考慮系統(tǒng)軟硬件部分之間的相互作用以及探索它們之間的權(quán)衡劃分，實(shí)際的軟硬件協(xié)同設(shè)計(jì)覆蓋設(shè)計(jì)過(guò)程中的許多問(wèn)題，包括系統(tǒng)說(shuō)明與建模、

5、異構(gòu)系統(tǒng)的協(xié)同仿真、軟硬件劃分、系統(tǒng)驗(yàn)證、編譯、軟硬件集成、界面生成、性能與花費(fèi)評(píng)估、優(yōu)化等，其中軟硬件劃分是協(xié)同設(shè)計(jì)中最主要的挑戰(zhàn)，它直接影響最后產(chǎn)品的性能與價(jià)格。,3. SOC關(guān)鍵技術(shù)和問(wèn)題,軟硬件協(xié)同設(shè)計(jì) 軟硬件劃分，協(xié)同指標(biāo)定義，協(xié)同分析，協(xié)同模擬，協(xié)同驗(yàn)證，接口綜合 在進(jìn)行軟硬件劃分時(shí)，通常有兩個(gè)主要的任務(wù)：第一，分配（allocation），也就是選擇系統(tǒng)部件的過(guò)程，包括選擇系統(tǒng)部件的類型、確定每種類型的數(shù)量；第二，劃分（partitioning），在選擇的部件上分配系統(tǒng)的功能，也就是把系統(tǒng)的功能進(jìn)行合理的分塊，使每一塊映射到相應(yīng)合理的部件上。這兩個(gè)設(shè)計(jì)任務(wù)必須滿足設(shè)計(jì)限制集，包括

6、花費(fèi)、性能、尺寸、功能、向后兼容等。,SOC建模語(yǔ)言SystemC,SystemC:一種軟硬件聯(lián)合建模語(yǔ)言 在1999年11月，以Synopsys、CoWare、Froniter Design、ARM、Cygnus Solution、Ericsson、 Fujitsu、Infineon、Lucent Technologies、 Sony、ST Microelectronics、Taxas Instruments 等為代表的、世界上最主要的EDA工具開(kāi)發(fā)商、IP供 應(yīng)商、半導(dǎo)體廠家、系統(tǒng)和嵌入式軟件公司聯(lián)合宣布成 立OSCI（Open SystemC Initiative），共同合作開(kāi) 發(fā)一種C

7、+建模平臺(tái)，即SystemC，它是一種開(kāi)放的 語(yǔ)言。,OSCI仿照Linux 形式將SystemC 的源代碼在Web 網(wǎng)上公開(kāi)供用戶免費(fèi)下載，用戶可以用這些源代碼和編譯器開(kāi)發(fā)自己的模型，并與其他用戶共享。認(rèn)同開(kāi)放式SystemC 的公司還包括Actel、Alcatel、Altera、American Applied Research、ARC Cores、C0-Design Automation、Integrated Silicon Systems、Intellectrual Property、MIPS Technologies、Simulation Magic、Summit Design、Su

8、n Microsystems、Viewlogic Systems、Xilinx等全球著名公司，這些公司都認(rèn)為SystemC 是一種很好的硬件軟件聯(lián)合設(shè)計(jì)語(yǔ)言。Ericsson 公司微電子部主任Jan-Olof Kismalm 說(shuō)：“通信系統(tǒng)的復(fù)雜性在不斷地增加而新的系統(tǒng)卻要求以更短的時(shí)間推向市場(chǎng)為了以最短的時(shí)間開(kāi)發(fā)出復(fù)雜的產(chǎn)品，需要我們采用單一的語(yǔ)言描述復(fù)雜的行為和 IP，我們相信SystemC 可以幫助我們以更好的方法描述我們的系統(tǒng)，并在設(shè)計(jì)過(guò)程的初始階段進(jìn)行有效的硬件軟件聯(lián)合設(shè)計(jì)。這可以大大縮短我們開(kāi)發(fā)產(chǎn)品的時(shí)間”。Kismalm 先生的話表達(dá)了世界上眾多公司歡迎SystemC 的原因。,

9、C+編程語(yǔ)言是目前比較流行的計(jì)算機(jī)語(yǔ)言之一，已被系統(tǒng)結(jié)構(gòu)硬件工程師和軟件工程師廣泛使用，但卻不能準(zhǔn)確地描述硬件建模的概念。軟件算法和接口規(guī)范用C或C+語(yǔ)言寫(xiě)成，C+程序描述了系統(tǒng)的行為，提供了緊湊、有效的系統(tǒng)描述所必需的控制和調(diào)用數(shù)據(jù)。由于大多數(shù)設(shè)計(jì)者對(duì)于這些語(yǔ)言都很熟悉，并且有很大數(shù)量的開(kāi)發(fā)工作都與之相關(guān)聯(lián)，因而可利用資源比較豐富。 在C+語(yǔ)言的基礎(chǔ)上，SystemC提供了一種擴(kuò)展C+類庫(kù)進(jìn)行硬件建模的方法和途徑，不需要增加C+語(yǔ)言新的語(yǔ)法結(jié)構(gòu)，它既是一個(gè)C+類庫(kù)又是一種設(shè)計(jì)方法，可以有效地創(chuàng)建軟件精確算法和硬件結(jié)構(gòu)模型，以及SoC與系統(tǒng)設(shè)計(jì)的接口，可以在系統(tǒng)級(jí)、行為描述級(jí)和RTL級(jí)支持系統(tǒng)

10、和硬件建模。同時(shí)，允許設(shè)計(jì)者繼續(xù)使用所熟悉的C+語(yǔ)言及開(kāi)發(fā)工具。,SystemC由一組C+類庫(kù)組成，是一種可描述硬件和軟件的系統(tǒng)建模語(yǔ)言。它提供了一個(gè)支持硬件描述的類庫(kù)和一個(gè)解釋硬件描述的調(diào)度器，并從C+繼承了對(duì)軟件的描述能力。用戶可使用SystemC對(duì)SOC進(jìn)行描述，然后使用一般C+編譯器及連接器（如Microsoft Visual C+、Borland C+和GNU GCC等）對(duì)SystemC描述、調(diào)度器和相關(guān)的硬件類庫(kù)進(jìn)行編譯、鏈接，能夠產(chǎn)生可執(zhí)行的系統(tǒng)描述。 就SOC本身而言，它解決了系統(tǒng)級(jí)設(shè)計(jì)所面臨的挑戰(zhàn)，SystemC功能之所以強(qiáng)大，在于它可以作為系統(tǒng)設(shè)計(jì)師、軟件工程師和硬件工程師

11、的共同語(yǔ)言。SystemC允許IP模型的復(fù)用，可共用工具的集成開(kāi)發(fā)環(huán)境創(chuàng)建，完成從概念到實(shí)現(xiàn)的設(shè)計(jì)過(guò)程。同時(shí)，Verilog和VHDL語(yǔ)言的RTL級(jí)描述，現(xiàn)在也可以用SystemC在SoC設(shè)計(jì)中實(shí)現(xiàn)。,SystemC通過(guò)在C+中增加了一個(gè)新類庫(kù)的方法，實(shí)現(xiàn)對(duì)C+的擴(kuò)充，這個(gè)新擴(kuò)充的類庫(kù)主要用來(lái)描述硬件模型的特性，擴(kuò)充的內(nèi)容包括： （1）類模板SC-module：其作用相當(dāng)于VHDL語(yǔ)言的設(shè)計(jì)實(shí)體ENTITY，由它構(gòu)成系統(tǒng)模型的基本劃分單元。我們可以將硬件劃分為許多設(shè)計(jì)實(shí)體，每一個(gè)設(shè)計(jì)實(shí)體作為一個(gè)SC-module，每個(gè)SC-module包括端口、構(gòu)造函數(shù)、數(shù)據(jù)成員、子模塊和進(jìn)程等描述。 （2）

12、 函數(shù)Process進(jìn)程：用于處理并發(fā)機(jī)制，包括SC-module、SC-thread和SC-cthread。它可以實(shí)現(xiàn)硬件功能的仿真，可以被激活和掛起（由系統(tǒng)對(duì)C+多線程的調(diào)度能力實(shí)現(xiàn)）。SystemC提供了進(jìn)程對(duì)clock、event和wait語(yǔ)句的敏感和掛起機(jī)制，同時(shí)支持周期仿真機(jī)制。,（3） Clock時(shí)鐘：用于處理硬件的定時(shí)特性。 （4） 支持決斷和非決斷類型。 （5）支持C+本身所有的數(shù)據(jù)類型，還定義了一些方便硬件仿真的數(shù)據(jù)類型。 （6） 等待和觀察機(jī)制，用來(lái)處理重激發(fā)行為。 （7） 多重設(shè)計(jì)層次的描述能力，具有對(duì)系統(tǒng)級(jí)到RTL級(jí)的多層次描述能力，并且支持不同設(shè)計(jì)層次之間的混合描述

13、及通信能力。為此，增加了模塊、端口、信號(hào)等描述，用于處理層次機(jī)制。,（8） 用來(lái)處理抽象通信的抽象端口和協(xié)議機(jī)制。 （9） 用System-main將所有的模塊鏈接在一起，并提供時(shí)鐘產(chǎn)生器和調(diào)式器，可以在SystemC中進(jìn)行調(diào)試、分析、逐步優(yōu)化設(shè)計(jì)模型。 （10） 調(diào)試波形觀察：SystemC本身就是一個(gè)C+程序，可以用現(xiàn)有的C+調(diào)試工具調(diào)試，也可以用vcd等標(biāo)準(zhǔn)格式輸出波形。,使用SystemC進(jìn)行系統(tǒng)設(shè)計(jì)的好處是多方面的，包括： （1）由于整個(gè)系統(tǒng)使用同一種語(yǔ)言所寫(xiě)，系統(tǒng)設(shè)計(jì)者不必懂得多種語(yǔ)言，同時(shí)也省略了將硬件部分轉(zhuǎn)化為專用硬件描述語(yǔ)言（如Verilog和VHDL）的麻煩。 （2）通過(guò)加

14、入必要的硬件和時(shí)間結(jié)構(gòu)，設(shè)計(jì)可逐步優(yōu)化，產(chǎn)生好的設(shè)計(jì)，也能及早發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤。 （3）由于能在設(shè)計(jì)的高層次級(jí)別中建模，程序容易寫(xiě)，代碼少，減少了錯(cuò)誤的產(chǎn)生，也比傳統(tǒng)的仿真速度快，從系統(tǒng)級(jí)模塊到RTL級(jí)模塊，測(cè)試程序可以重復(fù)使用。,用SystemC的系統(tǒng)級(jí)設(shè)計(jì)方法與傳統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)方法有所不同，傳統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)方法首先由系統(tǒng)設(shè)計(jì)師使用C或C+寫(xiě)出系統(tǒng)功能模型，在系統(tǒng)級(jí)驗(yàn)證設(shè)計(jì)概念以及算法的正確性。當(dāng)概念和算法得到驗(yàn)證后，需要硬件實(shí)現(xiàn)的C或C+模型部分由手工轉(zhuǎn)換為VHDL或Verilog的描述，從而得到實(shí)際的硬件實(shí)現(xiàn)。但是該方法存在一些局限和問(wèn)題： （1）手工完成C/C+到Verilog/VHD

15、L等HDL的轉(zhuǎn)換：傳統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)方法中，設(shè)計(jì)人員先編寫(xiě)C/C+語(yǔ)言的系統(tǒng)模型，經(jīng)過(guò)驗(yàn)證功能滿足要求，再將這些系統(tǒng)級(jí)模型手工轉(zhuǎn)換為Verilog/VHDL等HDL語(yǔ)言描述的模型，這個(gè)工作非常繁雜、冗長(zhǎng)、費(fèi)時(shí)且易出錯(cuò)。同時(shí)，它不能很好地實(shí)現(xiàn)軟/硬件協(xié)同設(shè)計(jì)，硬件設(shè)計(jì)師在設(shè)計(jì)的后期才能參加到設(shè)計(jì)中，因此，不能在設(shè)計(jì)早期達(dá)成設(shè)計(jì)思想的一致。,（2）系統(tǒng)模型與HDL模型的分離：當(dāng)系統(tǒng)模型轉(zhuǎn)換為HDL模型后，HDL模型將成為設(shè)計(jì)的焦點(diǎn)，C/C+語(yǔ)言的模型很快變得不再適用。如果后期設(shè)計(jì)有所變化，那么一般在HDL模型中更變，而不在C/C+語(yǔ)言模型中做同步改變，這樣就造成了系統(tǒng)模型與HDL模型的分離。 （3）

16、 多重系統(tǒng)測(cè)試：為了對(duì)C/C+語(yǔ)言模型的功能進(jìn)行驗(yàn)證而創(chuàng)建的各種測(cè)試基準(zhǔn)，不經(jīng)過(guò)轉(zhuǎn)換則不能用于HDL模型的驗(yàn)證。因此，設(shè)計(jì)人員不但需要將C/C+語(yǔ)言模型轉(zhuǎn)換為HDL模型，而且要將C/C+語(yǔ)言模型的測(cè)試環(huán)境轉(zhuǎn)換為HDL模型的測(cè)試環(huán)境。,SystemC的設(shè)計(jì)方法提供了傳統(tǒng)設(shè)計(jì)方法無(wú)法比擬的優(yōu)勢(shì)，主要包括： （1）逐步求精的設(shè)計(jì)方法 采用C/C+語(yǔ)言建立系統(tǒng)模型，從C/C+語(yǔ)言描述轉(zhuǎn)換為HDL描述并不是一蹴而就的，而是在小的部分中逐步求精的。在此過(guò)程中，可以加入必要的硬件和時(shí)序結(jié)構(gòu)，從而創(chuàng)造出更加優(yōu)良的設(shè)計(jì)。用這種逐步求精的設(shè)計(jì)方法學(xué)，設(shè)計(jì)師可以更容易地實(shí)現(xiàn)設(shè)計(jì)改變，在設(shè)計(jì)細(xì)化過(guò)程中更及時(shí)準(zhǔn)確地發(fā)現(xiàn)

17、設(shè)計(jì)缺陷。 （2）單一語(yǔ)言實(shí)現(xiàn) 采用SystemC能夠?qū)崿F(xiàn)從系統(tǒng)級(jí)到RTL級(jí)的模型描述，測(cè)試也可以采用同樣的測(cè)試平臺(tái)，從而省去了轉(zhuǎn)換過(guò)程和測(cè)試過(guò)程的時(shí)間。對(duì)于軟/硬件協(xié)同設(shè)計(jì)而言，很重要的一點(diǎn)就是要使軟/硬件設(shè)計(jì)在設(shè)計(jì)早期與后期都能做到功能一致，從而避免了在設(shè)計(jì)后期出現(xiàn)意想不到的問(wèn)題。,IP復(fù)用技術(shù),軟核（Soft Core）： 用硬件描述語(yǔ)言或C語(yǔ)言寫(xiě)成，可以是對(duì)設(shè)計(jì)的算法級(jí)描述，或功能級(jí)描述，也可以是僅僅用于功能仿真的行為模擬，多以RTL的方式呈現(xiàn)。它的特點(diǎn)是靈活性大，可移植性好，用戶能方便地把RTL和門級(jí)HDL表達(dá)的軟IP核修改為自己所需要的設(shè)計(jì)，綜合到選定的加工工藝上。但與硬IP核相比

18、，可預(yù)測(cè)性差，設(shè)計(jì)時(shí)間長(zhǎng)，IC設(shè)計(jì)者往往需要在時(shí)間投片之后才能準(zhǔn)確得知IP是否符合需求，為了克服這些缺點(diǎn)，IP核供應(yīng)商有必要提供詳細(xì)的IP核驗(yàn)證數(shù)據(jù)供IC設(shè)計(jì)者評(píng)估。,硬核（Hard Core）： 指和特定工藝相聯(lián)系的物理版圖設(shè)計(jì)，已經(jīng)被投片驗(yàn)證正確，可以被新設(shè)計(jì)作為特定的功能模塊直接調(diào)用，多以GDSII Format掩膜版圖的方式呈現(xiàn)。它的特點(diǎn)是提供可預(yù)測(cè)的性能和快速的設(shè)計(jì)，但靈活性差，難以移植到不同的加工工藝。,固核（Firm Core）： 在軟核基礎(chǔ)上開(kāi)發(fā)，是一種可綜合的，并帶時(shí)序信息以及布局布線規(guī)劃的設(shè)計(jì)，用硬件描述語(yǔ)言寫(xiě)成，多以Netlist的方式呈現(xiàn)。固IP核是介于硬IP核和軟IP

19、核之間的IP核，通常以RTL代碼和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提供，固IP核既不是獨(dú)立的，也不是固定的，可以根據(jù)用戶的需要進(jìn)行修改，使它適合于某種可實(shí)現(xiàn)的工藝過(guò)程。,IP核的保護(hù)及商業(yè)模式： 可復(fù)用IP核，包括參數(shù)化存儲(chǔ)器、輸入/輸出接口、算法邏輯單元 及整個(gè)處理器等，這些可復(fù)用模塊的開(kāi)發(fā)需要較大的投入，并具有 極高的商業(yè)價(jià)值。 對(duì)于IP核的保護(hù)，除了使用專利、版權(quán)、商標(biāo)、商業(yè)合同等手段 外，從技術(shù)上探索IP核保護(hù)的有效方法也是十分必要的。 目前IP核保護(hù)主要有兩個(gè)技術(shù)途徑：阻止非法授權(quán)使用和檢測(cè)非法 授權(quán)使用。 阻止非法授權(quán)使用技術(shù)主要是通過(guò)對(duì)IP核加密等方法實(shí)現(xiàn)的，檢測(cè) 非法授權(quán)使用技術(shù)則是

20、發(fā)現(xiàn)對(duì)IP核的非法拷貝和使用。,另一方面當(dāng)前的商業(yè)模式嚴(yán)重阻礙了具有巨大潛能的IP核產(chǎn)業(yè)的發(fā) 展，因?yàn)橛脩粼讷@得產(chǎn)品開(kāi)發(fā)所需的IP核之前，需支付可觀的前期 費(fèi)用，還要經(jīng)過(guò)漫長(zhǎng)的談判，同時(shí)對(duì)于這些IP能否成功地嵌入到自 己的系統(tǒng)中，并滿足技術(shù)指標(biāo)要求等存在疑慮。因此，為了推動(dòng)IP 核復(fù)用及SoC技術(shù)的發(fā)展，必須建立新的IP核授權(quán)評(píng)估與使用模 式，如Sun公司微電子部推出了針對(duì)芯片設(shè)計(jì)的社區(qū)源授權(quán) （Community Source Licensing）業(yè)務(wù)模式，IBM則公開(kāi)了 ASIC片內(nèi)總線標(biāo)準(zhǔn)CoreConnect。,SOC驗(yàn)證,模擬 形式驗(yàn)證技術(shù) 等價(jià)性檢查 靜態(tài)驗(yàn)證技術(shù) 語(yǔ)法檢查 靜態(tài)時(shí)

21、序分析,傳統(tǒng)的專用集成電路（ASIC）設(shè)計(jì)較多采用自底向上（Down-to-Top）方法，其基本思想是從系統(tǒng)需求出發(fā)，根據(jù)已存在的硬件基本單元?jiǎng)澐衷O(shè)計(jì)樹(shù)最末枝的單元模塊。硬件基本單元是由EDA庫(kù)提供，或外購(gòu)及其它項(xiàng)目已開(kāi)發(fā)出的單元。Down-to-Top設(shè)計(jì)是基于簡(jiǎn)單IC設(shè)計(jì)提出的方法，已不能滿足復(fù)雜ASIC，特別是SOC芯片的設(shè)計(jì)要求。,SOC設(shè)計(jì)流程框圖,Top-to-Down方法整體考慮了SoC芯片軟/硬件系統(tǒng)設(shè)計(jì)的要求，將系統(tǒng)需求、處理機(jī)制、芯片體系結(jié)構(gòu)、各層次電路及器件、算法模型、軟件結(jié)構(gòu)、協(xié)同驗(yàn)證緊密結(jié)合起來(lái)，從而用單個(gè)或極少幾個(gè)芯片完成整個(gè)系統(tǒng)的功能。如圖所示，SOC平臺(tái)的設(shè)計(jì)流程分為以下幾個(gè)主要步驟： （1）系統(tǒng)總體方案設(shè)計(jì)：芯片系統(tǒng)功能、指標(biāo)定義、需求分析、產(chǎn)品市場(chǎng)定位、軟/硬件劃分、指標(biāo)分解等整體方案論證。,（2）軟/硬件方案設(shè)計(jì)：確定芯片系統(tǒng)功能的軟/硬件劃分，軟/硬件體系結(jié)構(gòu)，模塊功能的詳細(xì)描述及技術(shù)指標(biāo)要求、時(shí)序、接口定義等工作。 （3）模塊設(shè)計(jì)開(kāi)發(fā)：完成硬件模塊的開(kāi)發(fā)、行為及 時(shí)序仿真測(cè)試、底層硬件驅(qū)動(dòng)程序編寫(xiě)、算法設(shè)計(jì)及仿真、協(xié)議和應(yīng)用軟件的設(shè)計(jì)與開(kāi)發(fā)。對(duì)于復(fù)雜的功能模塊，可進(jìn)一步劃分成子模塊。在算法仿真時(shí)，根據(jù)系統(tǒng)指標(biāo)的要求劃分出信號(hào)處理硬件加速模塊。 （4）軟/硬件協(xié)同仿真測(cè)試：主要測(cè)試系統(tǒng)方案和軟/硬件模塊設(shè)計(jì)功