1、.74ls138摘要： 74LS138 為3 8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結構型式，其中LS是指采用低功耗肖特基電路.引腳圖：工作原理：當一個選通端（G1）為高電平，另兩個選通端（/(G2A)和/(G2B)）為低電平時，可將地址端（A、B、C）的二進制編碼在一個對應的輸出端以低電平譯出。利用 G1、/(G2A)和/(G2B)可級聯(lián)擴展成 24 線譯碼器；若外接一個反相器還可級聯(lián)擴展成 32 線譯碼器。若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作數(shù)據(jù)分配器。內部電路結構：功能表真值表：簡單應用：74ls139：74LS139功能:54/74

2、LS139為2 線4 線譯碼器,也可作數(shù)據(jù)分配器。其主要電特性的典型值如下：型號 54LS139/74LS139 傳遞延遲時間22ns 功耗34mW當選通端（G1）為高電平，可將地址端（A、B）的二進制編碼在一個對應的輸出端以低電平譯出。若將選通端（G1）作為數(shù)據(jù)輸入端時，139 還可作數(shù)據(jù)分配器。74ls139引腳圖： 引出端符號：A、B：譯碼地址輸入端G1、G2 ：選通端（低電平有效）Y0Y3：譯碼輸出端（低電平有效74LS139內部邏輯圖:74LS139真值表：74ls164:164 為 8 位移位寄存器,其主要電特性的典型值如下：54/74164 185mW 54/74LS164 80

3、mW當清除端（CLEAR）為低電平時，輸出端（QAQH）均為低電平。 串行數(shù)據(jù)輸入端（A，B）可控制數(shù)據(jù)。當 A、B任意一個為 低電平，則禁止新數(shù)據(jù)輸入，在時鐘端（CLOCK）脈沖上升沿作用下Q0 為低電平。當A、B 有一個為高電平，則另一個就允許輸入數(shù)據(jù)，并在CLOCK 上升沿作用下決定Q0 的狀態(tài)。 引腳功能：CLOCK ：時鐘輸入端CLEAR： 同步清除輸入端（低電平有效） A，B ：串行數(shù)據(jù)輸入端QAQH： 輸出端(圖1 74LS164封裝圖)(圖274LS164 內部邏輯圖)極限值 電源電壓7V 輸入電壓 5.5V 工作環(huán)境溫度 54164 -55125 74164 -070 儲存溫

4、度 -65150(圖3 真值表)H高電平 L低電平 X任意電平 低到高電平跳變 QA0,QB0,QH0 規(guī)定的穩(wěn)態(tài)條件建立前的電平 QAn,QGn 時鐘最近的前的電平 (圖4 時序圖)應用實例：如圖所示的電原理圖，利用74LS164串行輸入并行輸出芯片作一個簡單的電子鐘，要求四個數(shù)碼管顯示時鐘；其中LED1顯示小時的十位，LED2顯示小時的個位，LED3顯示分鐘的十位，LED4顯示分鐘的個位。解：采用單片機的串行口輸出字形碼，用74LS164和74LS139作為擴展芯片。74LS164的功能是將80C51串行通信口輸出的串行數(shù)據(jù)譯碼并在其并口線上輸出，從而驅動LED 數(shù)碼管。74LS139是一

5、個雙2-4線譯碼器，它將單片機輸出的地址信號譯碼后動態(tài)驅動相應的LED。因74LS139電流驅動能力較小，故用末級驅動三極管9013作為地址驅動。將4只LED的字段位都連在一起，它們的公共端則由74LS139分時選通，這樣任何一個時刻，都只有一位LED在點亮，也即動態(tài)掃描顯示方式，其優(yōu)點使用串行口進行LED通信程序編寫相當簡單，用戶只需將需顯示的數(shù)據(jù)直接送串口發(fā)送緩沖器，等待串行發(fā)送完畢標志位即可。串行動態(tài)LED掃描電路參考程序：org 0100h mov scon,#00hmain:mov r3,#00hloop:mov r4,#0e8hdelay:acall display dinz r4

6、,delay inc r3 cjne r3,#oah,loop ajmp maindisplay:clr p3.2 clr p3.3 acall disp acall delay1 setb p3.3 acall disp acall delay1 setb p3.3 clr p3.2 acall disp acall delay1 setb p3.2 setb p3.3 acall disp acall delay1 retdisp: mov a,r3 mov dptr,#table movc a,a+dptr mov buff,await: jnb ti,wait clr ti retde

7、lay1:mov r6,#10hloop1:mov r7,#38hloop2:djnz r7,loop2 djnz r6,loop1 rettable :db 0c0h,0f9h,oa4h,0b0h,99h db 92h,82h,0f8h,80h,90h end74ls373:簡要說明: 74LS373是八D鎖存器(3S,鎖存允許輸入有回環(huán)特性)，常應用在地址鎖存及輸出口的擴展中。SN74LS373, SN74LS374 常用的8d鎖存器,常用作地址鎖存和i/o輸出. 可以用74hc373代換. 74LS373是低功耗肖特基TTL8D鎖存器，74H373是高速CMOS器件，功能與74LS373

8、相同，兩者可以互換。74LS373內有8個相同的D型(三態(tài)同相)鎖存器，由兩個控制端(11腳G或EN；1腳OUT、CONT、OE)控制。當OE接地時，若G為高電平，74LS373接收由PPU輸出的地址信號；如果G為低電平，則將地址信號鎖存。工作原理：74LS373的輸出端O0O7可直接與總線相連。當三態(tài)允許控制端OE為低電平時，O0O7為正常邏輯狀態(tài)，可用來驅動負載或總線。當OE為高電平時，O0O7呈高阻態(tài)，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端LE為高電平時，O隨數(shù)據(jù)D而變。當LE為低電平時，O被鎖存在已建立的數(shù)據(jù)電平。74LS373引腳(管腳)圖:74

9、LS373內部邏輯圖：74LS373真值表：利用74LS373設計的一個超實用型搶答器： 利用74LS373設計的搶答器電路它由一片8D鎖存器74LS373。8只組別按鍵開關S1-S8，8組別搶答有效的狀態(tài)顯示發(fā)光二極管L1-L8，一個復位按鍵FW等組成。該8路競賽搶答器，每組受控于一個搶答按鍵開關，高電平表示搶答有效。 設置主持人控制鍵FW用于控制整個系統(tǒng)清0和搶答有效開始控制的啟動。每按下一次復位鍵FW時，使8D鎖存器的控制端G為高電平，若組別按鍵開關S1S8中任何一個都沒按下，即對應8D鎖存器的輸入端D均為低電平，則此時8個輸出端均為低電平,對應的發(fā)光二極管均不點亮，表示搶答者正在準備搶

10、答狀態(tài)。按下復位鍵FW時，8D鎖存器的控制端G為高電平，若組別按鍵開關S1-S8中存在一個或幾個處于按下狀態(tài)，即與之對應的8D鎖存器的輸入端D為高電平，此時與之對應的8D鎖存器的輸出端立即為高電平，對應的發(fā)光二極管被點亮，表示搶答者違規(guī)了。只有每按下一次復位鍵FW，并在復位鍵FW抬起后，搶答才是有效的。 系統(tǒng)具有第一搶答信號鑒別和鎖存功能。在主持人將系統(tǒng)復位并使搶答 有效開始后,第一搶答者按下?lián)尨鸢粹o。對應的輸入引腳接高電位1，8D鎖存器的對應輸出端立即為高電平1。二極管VD1-VD8組成了或門電路。使三極管VT1基極得到高電位而飽和導通使鎖存器的G為低電平,將8D鎖存器的輸入信號鎖存在了輸出

11、端,輸入端的信號變化將不在影響輸出端。對應點亮的發(fā)光二極管指示出第一搶答者的組別。在顯示有效的組別的同時，也可同時采用蜂鳴器警示。設計特點：8D鎖存器74LS373的允許端G的控制信號不是周期固定的脈沖信號，而是將取自鎖存器輸出端的信號處理后得到的，保證電路結構最簡潔、處理時間最快捷，同時減少了脈沖源存在可能帶來的干擾，使電路性能更可靠。74ls151：簡要說明：8選1數(shù)據(jù)選擇器（有選通輸入端，互補輸出）151為互補輸出的8選1數(shù)據(jù)選擇器，共有54/74151、54/74S151、74LS151三種線路結構形式，其主要電特性的典型值如下：數(shù)據(jù)選擇端（ABC）按二進制譯碼，以從8個數(shù)據(jù)（D0-D

12、7）中選取1個所需的數(shù)據(jù)。只有在選通端STROBE為低電平時才可選擇數(shù)據(jù)。151有互補輸出端（Y、W），Y輸出原碼，W輸出反碼。管腳圖：引出端符號： A、B、C選擇輸入端 D0-D7數(shù)據(jù)輸入端STROBE選通輸入端（低電平有效）W反碼數(shù)據(jù)輸出端Y數(shù)據(jù)輸出端功能表：邏輯圖：極限值：電源電壓-7V 輸入電壓 54/74151、54/74S151-5.5V 54/74LS151 -7V CD4532:圖為CD4532編碼芯片引腳仿真分布圖（GND 為第8腳，VCC為16腳省略未畫出）EI引腳為高電平的時候，D0D7輸入相應的電平信號時Q0Q2可以輸出不同的二進制數(shù)據(jù)，同時EO輸出低電平，GS輸出高電

13、平，D0D7與Q0Q2的關系如下：D0 為高電平 Q2Q1Q0 輸出 000D1 為高電平 Q2Q1Q0 輸出 001D2 為高電平 Q2Q1Q0 輸出 010D3 為高電平 Q2Q1Q0 輸出 011D4 為高電平 Q2Q1Q0 輸出 100D5 為高電平 Q2Q1Q0 輸出 101D6 為高電平 Q2Q1Q0 輸出 110D7 為高電平 Q2Q1Q0 輸出 111。以下電路可以印證這種狀態(tài)，在D6按鍵按下輸入高電平時，GS EO Q2 Q1 Q0分別輸出 10110。圖為 測試CD4532引腳的狀態(tài)我們都非常熟悉7LS138這個芯片把3個引腳的輸出狀態(tài)擴展為8個引腳輸出的狀態(tài)。使用CD45

14、32你就可以將8個輸入引腳的狀態(tài)轉化為3個引腳的輸入狀態(tài)。在單片機項目開發(fā)過程中，如果單片機引腳作為接收外界信號不夠用時，實用CD4532是非常實用的。555: 555時基電路的特點:555集成電路開始是作定時器應用的，所以叫做555定時器或555時基電路。但后來經(jīng)過開發(fā)，它除了作定時延時控制外，還可用于調光、調溫、調壓、調速等多種控制及計量檢測。此外，還可以組成脈沖振蕩、單穩(wěn)、雙穩(wěn)和脈沖調制電路，用于交流信號源、電源變換、頻率變換、脈沖調制等。由于它工作可靠、使用方便、價格低廉，目前被廣泛用于各種電子產(chǎn)品中，555集成電路內部有幾十個元器件，有分壓器、比較器、基本R-S觸發(fā)器、放電管以及緩沖

15、器等，電路比較復雜，是模擬電路和數(shù)字電路的混合體. 圖為555集成電路內部結構圖：555集成電路是8腳封裝，雙列直插型，如圖所示：555時基集成電路各引腳功能描述：腳是公共地端為負極；腳為低觸發(fā)端TR，低于13電源電壓以下時即導通；腳是輸出端V，電流可達2000mA;腳是強制復位端MR，不用可與電源正極相連或懸空;腳是用來調節(jié)比較器的基準電壓，簡稱控制端VC，不用時可懸空，或通過0.01F電容器接地;腳為高觸發(fā)端TH，也稱閾值端，高于2/3電源電壓發(fā)上時即截止;腳是放電端DIS;是電源正極VC。555時基集成電路的主要參數(shù)為（以NE555為例）:電源電壓4.516V。輸出驅動電流為200毫安。

16、作定時器使用時，定時精度為1。作振蕩使用時，輸出的脈沖的最高頻率可達500千赫。使用時，驅動電流若大于上述電流時，在腳輸出端加裝擴展電流的電路，如加一三極管放大。555集成電路封裝圖：我們也可以把555電路等效成一個帶放電開關的R-S觸發(fā)器，如圖1)所示，這個特殊的觸發(fā)器有兩個輸入端：閾值端(TH)可看成是置零端R，要求高電平，觸發(fā)端(TR)可看成是置位端S，要求低電平，有一個輸出端Vo，Vo可等效成觸發(fā)器的Q端，放電端(DIS)可看成是由內部放電開關控制的一個接點，由觸發(fā)器的Q端控制：Q=1時DIS端接地，Q=0時DIS端懸空。另外還有復位端MR，控制電壓端Vc，電源端VDD和地端GND。這

17、個特殊的觸發(fā)器有兩個特點：(1)兩個輸入端的觸發(fā)電平要求一高一低，置零端R即閾值端(TH)要求高電平，而置位端s即觸發(fā)端(TR)則要求低電乎;(2)兩個輸入端的觸發(fā)電平使輸出發(fā)生翻轉的閾值電壓值也不同，當V c端不接控制電壓時，對TH(R)端來講，2/3VDD是高電平1,1/3VDD是高電平1，2/3VDD時，輸出又翻轉成Vo=O，暫穩(wěn)態(tài)結束。TD就是單穩(wěn)電路的定時時間或延時時間，它和定時電阻RT和定時電容CT的值有關：TD=1.1RTCT。2)脈沖啟動型 將555電路的6、7腳并接起來接在定時電容CT上，用2腳作輸入就成為脈沖啟動型單穩(wěn)電路，電路的2腳平時接高電平，當輸入接低電平或輸入負脈沖

18、時才啟動電路，下面分析它的工作原理： 穩(wěn)態(tài)：接上電源后，R=1，S=1，輸出Vo=0，DIS端接地，CT上的電壓為0即R=0，輸出仍保持Vo=0，這是它的穩(wěn)態(tài)。 暫穩(wěn)態(tài)：輸入負脈沖后，輸入S=0，輸出立即翻轉成Vo=1，DIS端開路，電源通過RT向CT充電，暫穩(wěn)態(tài)開始。經(jīng)過時間TD后，CT上電壓上升到2/3VDD時，輸入又成為R=1，S=1，這時負脈沖已經(jīng)消失，輸出又翻轉成Vo=0，暫穩(wěn)態(tài)結束。這時內部放電開關接通，DIS端接地，CT上電荷很快放到零，為下一次定時控制作準備。電路的定時時間TD=1.1RTCT。 這兩種單穩(wěn)電路常用作定時延時控制。555雙穩(wěn)電路 常見的555雙穩(wěn)電路有兩種： 1

19、)R-S觸發(fā)器型雙穩(wěn) 將555電路的6、2腳作為兩個控制輸入端，7端不用，就成為一個R-S觸發(fā)器。注意兩個輸入端的觸發(fā)電平和閾值電壓不同，有時可能只有一個控制端，這時另外一個控制端要設法接死，根據(jù)電路要求可以把R端接到電源端，也可以把S接地，用R端作輸入。 有兩個輸入端的雙穩(wěn)電路常用作電機調速、電源上下限告警等用途。有一個輸入端的雙穩(wěn)電路作為單端比較器用于各種檢測電路。2)施密特觸發(fā)器型雙穩(wěn) 將555電路的6、2腳并接起來接成只有一個輸入端的觸發(fā)器，這個觸發(fā)器輸出電壓和輸入電壓的關系是一個長方形的回線形，當輸入V1=0時輸出Vo=1，當輸入電壓從0上升到2/3VDD后，Vo翻轉成0，當輸入電壓

20、從最高值下降到1/3VDD后，Vo又翻轉成1。由于它的輸入有兩個不同的閾值電壓，所以，這種電路常用于電子開關，各種控制電路、波形的變換和整形。4 555無穩(wěn)電路(振蕩器) 由555定時器構成的多諧振蕩器。 接通電源后，電源VDD通過R1和R2對電容C充電，當Uc1/3VDD時，振蕩器輸出Vo=1，放電管截止。當Uc充電到2/3VDD后，振蕩器輸出Vo翻轉成0，此時放電管導通，使放電端(DIS)接地，電容C通過R2對地放電，使Uc下降。當Uc下降到1/3VDD后，振蕩器輸出Vo又翻轉成1，此時放電管又截止，使放電端(DIS)不接地，電源VDD通過R1和R2又對電容C充電，又使Uc從1/3VDD上

21、升到2/3VDD,觸發(fā)器又發(fā)生翻轉，如此周而復始，從而在輸出端Vo得到連續(xù)變化的振蕩脈沖波形。脈沖寬度TL0.7R2C，由電容C放電時間決定；TH=0.7(R1+R2)C，由電容C充電時間決定，脈沖周期TTH+TL。上面僅討論了由555定時器構成的幾種典型應用實例。實際上，由于555定時器靈敏度高，功能靈活，因而在電子電路中獲得廣泛應用。由555+4017構成的流水燈電路：1.555用來定時，用它產(chǎn)生某種方波，相當于有的時鐘信號2.4017是個十進制計數(shù)器，按照時鐘信號從10個口依次輸出CLK時鐘信號。E，低為計數(shù)使能。MR，高為復位。Q0-Q9是十進制輸出。CO,carry-out是進位輸出

22、。ADC0809:概述：ADC0809是采樣分辨率為8位的、以逐次逼近原理進行模數(shù)轉換的器件。其內部有一個8通道多路開關，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個進行A/D轉換。1主要特性1）8路輸入通道，8位AD轉換器，即分辨率為8位。 2）具有轉換起?？刂贫恕?3）轉換時間為100s(時鐘為640kHz時)，130s（時鐘為500kHz時） 4）單個5V電源供電 5）模擬輸入電壓范圍05V，不需零點和滿刻度校準。 6）工作溫度范圍為-4085攝氏度 7）低功耗，約15mW。 2內部結構ADC0809是CMOS單片型逐次逼近式AD轉換器，內部結構如圖1322所示，它由

23、8路模擬開關、地址鎖存與譯碼器、比較器、8位開關樹型A/D轉換器、逐次逼近 3外部特性（引腳功能）ADC0809芯片有28條引腳，采用雙列直插式封裝，如圖1323所示。下面說明各引腳功能。 IN0IN7：8路模擬量輸入端。 2-12-8：8位數(shù)字量輸出端。 ADDA、ADDB、ADDC：3位地址輸入線，用于選通8路模擬輸入中的一路 ALE：地址鎖存允許信號，輸入，高電平有效。 START： AD轉換啟動脈沖輸入端，輸入一個正脈沖（至少100ns寬）使其啟動（脈沖上升沿使0809復位，下降沿啟動A/D轉換）。 EOC： AD轉換結束信號，輸出，當AD轉換結束時，此端輸出一個高電平（轉換期間一直為

24、低電平）。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當AD轉換結束時，此端輸入一個高電平，才能打開輸出三態(tài)門，輸出數(shù)字量。 CLK：時鐘脈沖輸入端。要求時鐘頻率不高于640KHZ。 REF（+）、REF（-）：基準電壓。 Vcc：電源，單一5V。 GND：地。ADC0809的工作過程：首先輸入3位地址，并使ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通8路模擬輸入之一到比較器。START上升沿將逐次逼近寄存器復位。下降沿啟動 AD轉換，之后EOC輸出信號變低，指示轉換正在進行。直到AD轉換完成，EOC變?yōu)楦唠娖?，指示AD轉換結束，結果數(shù)據(jù)已存入鎖存器，這個信號可用作中斷申請。當OE輸入

25、高電平 時，輸出三態(tài)門打開，轉換結果的數(shù)字量輸出到數(shù)據(jù)總線上。 轉換數(shù)據(jù)的傳送 A/D轉換后得到的數(shù)據(jù)應及時傳送給單片機進行處理。數(shù)據(jù)傳送的關鍵問題是如何確認A/D轉換的完成，因為只有確認完成后，才能進行傳送。為此可采用下述三種方式。 （1）定時傳送方式 對于一種A/D轉換其來說，轉換時間作為一項技術指標是已知的和固定的。例如ADC0809轉換時間為128s，相當于6MHz的MCS-51單片機共64個機器周期。可據(jù)此設計一個延時子程序，A/D轉換啟動后即調用此子程序，延遲時間一到，轉換肯定已經(jīng)完成了，接著就可進行數(shù)據(jù)傳送。 （2）查詢方式 A/D轉換芯片由表明轉換完成的狀態(tài)信號，例如ADC0809的EOC端。因此可以用查詢方式，測試EOC的狀態(tài)，即可卻只轉換是否完成，并接著進行數(shù)據(jù)傳送。 （3）中斷方式 把表明轉換完成的狀態(tài)信號（EOC）作為中斷請求信號，以中斷方式進行數(shù)據(jù)傳送。 不管使用上述那種方式，只要一旦確定轉換完成，即可通過指令進行數(shù)據(jù)傳送。首先送出口地址并以信號有效時，OE信號即有效，把轉換數(shù)據(jù)送上數(shù)據(jù)總線，供單片機接受。應用實例：ADC0809做的數(shù)字電壓表：參考程序：EOC BIT P2.0STA BIT P2.1CLK BIT P2.2OE BIT