1、2020/7/27,第三章 內(nèi)部存儲器,3.1 存儲器概述 3.2 SRAM存儲器 3.3 DRAM存儲器 3.4 只讀存儲器和閃速存儲器 3.5 并行存儲器 3.6 Cache存儲器,2020/7/27,3.1存儲器概述,3.1.1、分類 按存儲介質(zhì)分類：磁表面/半導(dǎo)體存儲器 按存取方式分類：隨機/順序存?。ù艓В?按讀寫功能分類：ROM，RAM RAM：雙極型/MOS ROM：MROM/PROM/EPROM/EEPROM 按信息的可保存性分類：永久性和非永久性的 按存儲器系統(tǒng)中的作用分類：主/輔/緩/控,2020/7/27,3.1.2、存儲器分級結(jié)構(gòu) 1、目前存儲器的特點是： 速度快的存儲

2、器價格貴，容量小； 價格低的存儲器速度慢，容量大。 在計算機存儲器體系結(jié)構(gòu)設(shè)計時，我們希望存儲器系統(tǒng)的性能高、價格低，那么在存儲器系統(tǒng)設(shè)計時，應(yīng)當(dāng)在存儲器容量，速度和價格方面的因素作折中考慮，建立了分層次的存儲器體系結(jié)構(gòu)如下圖所示。,2020/7/27,3.1.2 存儲器分級結(jié)構(gòu),2、分級結(jié)構(gòu) 高速緩沖存儲器簡稱cache，它是計算機系統(tǒng)中的一個高速小容量半導(dǎo)體存儲器。 主存儲器簡稱主存，是計算機系統(tǒng)的主要存儲器，用來存放計算機運行期間的大量程序和數(shù)據(jù)。 外存儲器簡稱外存，它是大容量輔助存儲器。,2020/7/27,3.1.2 存儲器分級結(jié)構(gòu),分層存儲器系統(tǒng)之間的連接關(guān)系,2020/7/27,

3、3.1.3主存儲器的技術(shù)指標(biāo),字存儲單元：存放一個機器字的存儲單元，相應(yīng)的單元地址叫字地址。 字節(jié)存儲單元：存放一個字節(jié)的單元，相應(yīng)的地址稱為字節(jié)地址。 存儲容量：指一個存儲器中可以容納的存儲單元總數(shù)。存儲容量越大，能存儲的信息就越多。 存取時間又稱存儲器訪問時間：指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時間。通常取寫操作時間等于讀操作時間，故稱為存儲器存取時間。 存儲周期：指連續(xù)啟動兩次讀操作所需間隔的最小時間。通常，存儲周期略大于存取時間，其時間單位為ns。 存儲器帶寬：單位時間里存儲器所存取的信息量，通常以位/秒或字節(jié)/秒做度量單位。,2020/7/27,3.2

4、SRAM存儲器,主存（內(nèi)部存儲器）是半導(dǎo)體存儲器。 根據(jù)信息存儲的機理不同可以分為兩類： 靜態(tài)讀寫存儲器(SRAM)：存取速度快 動態(tài)讀寫存儲器(DRAM)：存儲容量不如DRAM大。,2020/7/27,3.2 SRAM存儲器,3.2.1、基本的靜態(tài)存儲元陣列 1、存儲位元 2、三組信號線 地址線 數(shù)據(jù)線 控制線,2020/7/27,3.2 SRAM存儲器,3.2.2、基本的SRAM邏輯結(jié)構(gòu) SRAM芯大多采用雙譯碼方式，以便組織更大的存儲容量。采用了二級譯碼：將地址分成x向、y向兩部分如圖所示。,2020/7/27,3.2 SRAM存儲器,2020/7/27,3.2 SRAM存儲器,存儲體（

5、2561288） 通常把各個字的同一個字的同一位集成在一個芯片（32K1）中，32K位排成256128的矩陣。8個片子就可以構(gòu)成32KB。 地址譯碼器 采用雙譯碼的方式（減少選擇線的數(shù)目）。 A0A7為行地址譯碼線 A8A14為列地址譯碼線,2020/7/27,圖示說明了一個采用雙譯碼結(jié)構(gòu)的存儲單元矩陣的譯碼過程,2020/7/27,3.2 SRAM存儲器,讀與寫的互鎖邏輯 控制信號中CS是片選信號，CS有效時（低電平），門G1、G2均被打開。OE為讀出使能信號，OE有效時（低電平），門G2開啟，當(dāng)寫命令WE=1時（高電平），門G1關(guān)閉，存儲器進行讀操作。寫操作時，WE=0，門G1開啟，門G2

6、關(guān)閉。注意，門G1和G2是互鎖的，一個開啟時另一個必定關(guān)閉，這樣保證了讀時不寫，寫時不讀。,2020/7/27,3.2 SRAM存儲器,3.2.3、存儲器的讀寫周期 讀周期 讀出時間Taq 讀周期時間Trc 寫周期 寫周期時間Twc 寫時間twd 存取周期 讀周期時間Trc=寫時間twd,2020/7/27,2020/7/27,例1：圖3.5(a)是SRA的寫入時序圖。其中R/W是讀/寫命令控制線，當(dāng)R/W線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出圖3.5(a)寫入時序中的錯誤，并畫出正確的寫入時序圖。,解：點擊上圖,2020/7/27,3.3 DRAM存儲器,3.3.1

7、、DRAM存儲位元的記憶原理 SRAM存儲器的存儲位元是一個觸發(fā)器，它具有兩個穩(wěn)定的狀態(tài)。而DRAM存儲器的存儲位元是由一個MOS晶體管和電容器組成的記憶電路，如圖3.6所示。,2020/7/27,3.3 DRAM存儲器,1、MOS管做為開關(guān)使用，而所存儲的信息1或0則是由電容器上的電荷量來體現(xiàn)當(dāng)電容器充滿電荷時，代表存儲了1，當(dāng)電容器放電沒有電荷時，代表存儲了0。,2020/7/27,3.3 DRAM存儲器,2、圖(a)表示寫1到存儲位元。此時輸出緩沖器關(guān)閉、刷新緩沖器關(guān)閉，輸入緩沖器打開（R/W為低），輸入數(shù)據(jù)DIN=1送到存儲元位線上，而行選線為高，打開MOS管，于是位線上的高電平給電容

8、器充電，表示存儲了1。,2020/7/27,3.3 DRAM存儲器,3、圖(b)表示寫0到存儲位元。此時輸出緩沖器和刷新緩沖器關(guān)閉，輸入緩沖器打開，輸入數(shù)據(jù)DIN=0送到存儲元位線上；行選線為高，打開MOS管，于是電容上的電荷通過MOS管和位線放電，表示存儲了0。,2020/7/27,3.3 DRAM存儲器,4、圖(c)表示從存儲位元讀出1。輸入緩沖器和刷新緩沖器關(guān)閉，輸出緩沖器/讀放打開（R/W為高）。行選線為高，打開MOS管，電容上所存儲的1送到位線上，通過輸出緩沖器/讀出放大器發(fā)送到DOUT,即DOUT=1。,2020/7/27,3.3 DRAM存儲器,5、圖(d)表示(c)讀出1后存儲

9、位元重寫1。由于(c)中讀出1是破壞性讀出，必須恢復(fù)存儲位元中原存的1。此時輸入緩沖器關(guān)閉，刷新緩沖器打開，輸出緩沖器/讀放打開，DOUT=1經(jīng)刷新緩沖器送到位線上，再經(jīng)MOS管寫到電容上。注意，輸入緩沖器與輸出緩沖器總是互鎖的。這是因為讀操作和寫操作是互斥的，不會同時發(fā)生。,2020/7/27,3.3 DRAM存儲器,3.3.2、DRAM芯片的邏輯結(jié)構(gòu) 圖3.7(a)示出1M4位DRAM芯片的管腳圖，其中有兩個電源腳、兩個地線腳，為了對稱，還有一個空腳（NC）。 圖3.7(b)是該芯片的邏輯結(jié)構(gòu)圖。與SRAM不同的是： （1）增加了行地址鎖存器和列地址鎖存器。由于DRAM存儲器容量很大，地址

10、線寬度相應(yīng)要增加，這勢必增加芯片地址線的管腳數(shù)目。為避免這種情況，采取的辦法是分時傳送地址碼。若地址總線寬度為10位，先傳送地址碼A0A9，由行選通信號RAS打入到行地址鎖存器；然后傳送地址碼A10A19，由列選通信號CRS打入到列地址鎖存器。芯片內(nèi)部兩部分合起來，地址線寬度達20位，存儲容量為1M4位。 （2）增加了刷新計數(shù)器和相應(yīng)的控制電路。DRAM讀出后必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數(shù)器的長度等于行地址鎖存器。刷新操作與讀/寫操作是交替進行的，所以通過2選1多路開關(guān)來提供刷新行地址或正常讀/寫的行地址。,2020/7/27,3.3 DRAM存儲器,20

11、20/7/27,3.3 DRAM存儲器,3.3.3、讀/寫周期 讀周期、寫周期的定義是從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止的時間，也就是連續(xù)兩個讀周期的時間間隔。通常為控制方便，讀周期和寫周期時間相等。,2020/7/27,3.3 DRAM存儲器,2020/7/27,3.3.4 DRAM的刷新,動態(tài)MOS存儲器采用“讀出”方式進行刷新。從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔叫刷新周期。 常用的刷新方式有三種： 集中式 分散式 異步式,3.3 DRAM存儲器,2020/7/27,集中式刷新：在整個刷新間隔內(nèi)，前一段時間重復(fù)進行讀/

12、寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。下圖為刷新方式圖。 分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。 異步式刷新：是前兩種方式的結(jié)合。即對每一行在2ms之內(nèi)相隔平均間隔刷新一次。,對主存的訪問,由CPU提供行、列地址，隨機訪問。,2ms內(nèi)集中安排所有刷新周期。,CPU訪存：,4.刷新周期的安排方式,死區(qū),用在實時要求不高的場合。,動態(tài)芯片刷新：,由刷新地址計數(shù)器提供行地址，定時刷新。,

13、（1）集中刷新,2ms,50ns,（2）分散刷新,各刷新周期分散安排在存取周期中。,100ns,用在低速系統(tǒng)中。,2020/7/27,2ms,（3）異步刷新,例.,各刷新周期分散安排在2ms內(nèi)。,用在大多數(shù)計算機中。,每隔一段時間刷新一行。,128行,15.6 微秒,每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內(nèi)刷新完所有行。,15.6 微秒,15.6 微秒,15.6 微秒,刷新請求,刷新請求,（DMA請求）,（DMA請求）,2020/7/27,CPU對存儲器進行讀/寫操作，首先由地址總線給出地址信號，然后要對存儲器發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?，最后在?shù)據(jù)總線上進行信息交流。所以，存儲器與

14、CPU之間，要完成: 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接。 存儲器芯片的容量是有限的,為了滿足實際存儲器的容量要求，需要對存儲器進行擴展。,存儲器與CPU連接,3.4.5、存儲器容量的擴充,2020/7/27,位擴展法：只加長每個存儲單元的字長，而不增加存儲單元的數(shù)量,演示,2020/7/27,字擴展法：僅增加存儲單元的數(shù)量，而各單元的位數(shù)不變,演示,2020/7/27,字位同時擴展法：既增加存儲單元的數(shù)量，也加長各單元的位數(shù),2020/7/27,存儲器系統(tǒng)的存儲容量： MN位 使用芯片的存儲容量：LK位(LM，KN) 需要存儲器芯片個數(shù)：(MN)/(LK) 例： 利用2K4位的存儲

15、芯片，組成16K8位的存儲器，共需要多少塊芯片？ 解：（16K8）/（2K4）8216 即：共需16塊芯片。(既需要位擴展，又需要字擴展） 又例：利用1K4位的存儲芯片，組成2K8位的存儲器，共需要芯片數(shù)： （2K8）/（1K4）= 22=4,字、位同時擴展法:,2020/7/27,3.3 DRAM存儲器,3、存儲器模塊條 存儲器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為內(nèi)存條，它們是在一個條狀形的小印制電路板上，用一定數(shù)量的存儲器芯片，組成一個存儲容量固定的存儲模塊。如圖所示。 內(nèi)存條有30腳、72腳、100腳、144腳、168腳等多種形式。 30腳內(nèi)存條設(shè)計成8位數(shù)據(jù)線，存儲容量從2

16、56KB32MB。 72腳內(nèi)存條設(shè)計成32位數(shù)據(jù)總線 100腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲容量從4MB512MB。,2020/7/27,3.3 DRAM存儲器,3.3.6、高級的DRAM結(jié)構(gòu) FPM DRAM：快速頁模式動態(tài)存儲器，它是根據(jù)程序的局部性原理來實現(xiàn)的。讀周期和寫周期中，為了尋找一個確定的存儲單元地址，首先由低電平的行選通信號RAS確定行地址，然后由低電平的列選信號CAS確定列地址。下一次尋找操作，也是由RAS選定行地址，CAS選定列地址，依此類推，如下圖所示。,2020/7/27,3.3 DRAM存儲器,CDRAM帶高速緩沖存儲器（cache）的動態(tài)存

17、儲器，它是在通常的DRAM芯片內(nèi)又集成了一個小容量的SRAM，從而使DRAM芯片的性能得到顯著改進。如圖所示出1M4位CDRAM芯片的結(jié)構(gòu)框圖，其中SRAM為5124位。,2020/7/27,3.3 DRAM存儲器,SDRAM同步型動態(tài)存儲器。計算機系統(tǒng)中的CPU使用的是系統(tǒng)時鐘，SDRAM的操作要求與系統(tǒng)時鐘相同步，在系統(tǒng)時鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話說，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時鐘信號，并且以CPU/存儲器總線的最高速度運行，而不需要插入等待狀態(tài)。,2020/7/27,2020/7/27,3.3 DRAM存儲器,例4 CDRAM內(nèi)存條組成實例。 一片CDR

18、AM的容量為1M4位，8片這樣的芯片可組成1M32位4MB的存儲模塊，其組成如下圖所示。,2020/7/27,2020/7/27,3.3 DRAM存儲器,3.3.7、DRAM主存讀/寫的正確性校驗 DRAM通常用做主存儲器，其讀寫操作的正確性與可靠性至關(guān)重要。為此除了正常的數(shù)據(jù)位寬度，還增加了附加位，用于讀/寫操作正確性校驗。增加的附加位也要同數(shù)據(jù)位一起寫入DRAM中保存。其原理如圖所示。,2020/7/27,3.4 只讀存儲器和閃速存儲器,一、只讀存儲器 ROM叫做只讀存儲器。顧名思義，只讀的意思是在它工作時只能讀出，不能寫入。然而其中存儲的原始數(shù)據(jù)，必須在它工作以前寫入。只讀存儲器由于工作可靠，保密性強，在計算機系統(tǒng)中得到廣泛的應(yīng)用。主要有兩類： 掩模ROM：掩模ROM實際上是一個存儲內(nèi)容固定的ROM，由生產(chǎn)廠