1、第四章 組合邏輯電路,1,數(shù)字顯示 譯 碼 器,BCD碼,3. 數(shù)字顯示譯碼器,七段數(shù)碼管,(1) 七段數(shù)碼管,半導體 數(shù)碼管,液 晶 數(shù)碼管,共陽極,共陰極,二、譯碼器,第四章 組合邏輯電路,2,(a) 外形圖,圖 4.2.13 C391E,第四章 組合邏輯電路,3,(2) 數(shù)字顯示譯碼器7448,簡化符號,A3A0：8421BCD輸入端,YaYg：七段輸出端,第四章 組合邏輯電路,4,圖 4.2.15 015十六個字符顯示,第四章 組合邏輯電路,5,表 4.2.8 7448功能表,第四章 組合邏輯電路,6,續(xù)表,第四章 組合邏輯電路,7,輔助端功能,由真值表可以看出，為了增強器件的功能，在

2、,74LS48,中還設置了,一些輔助端。這些輔助端的功能如下：,（,1,）試燈輸入端,：低電平有效。當,0,時，數(shù)碼管的七段,應全亮，與輸入的譯碼信號無關。本輸入端用于測試數(shù)碼管的好壞。,（,2,）動態(tài)滅零輸入端,：低電平有效。當,1,、,0,、且譯碼輸入全為,0,時，該位輸出不顯示，即,0,字被熄滅；當譯碼輸,入不全為,0,時，該位正常顯示。本輸入端用于消隱無效的,0,。如數(shù)據(jù),0034.50,可顯示為,34.5,。,（,3,）滅燈輸入,/,動態(tài)滅零輸出端,：這是一個特殊的端,鈕，有時用作輸入，有時用作輸出。當,作為輸入使用，且,0,時，數(shù)碼管七段全滅，與譯碼輸入無關。當,作,為輸出使用時，

3、受控于,和,：當,1,且,0,時，,0,；其它情況下,1,。本端鈕主要用于顯示多位,數(shù)字時，多個譯碼器之間的連接。,第四章 組合邏輯電路,8,圖 4.2.17 用7448驅動BS201A的連接方法,1K7,第四章 組合邏輯電路,9,圖 4.2.18 有滅零控制的8位數(shù)碼顯示系統(tǒng),第四章 組合邏輯電路,10,三、數(shù)據(jù)選擇器,圖 4.2.19 數(shù)據(jù)選擇器和數(shù)據(jù)分配器示意圖,第四章 組合邏輯電路,11,1. 四選一數(shù)據(jù)選擇器,圖 4.2.20 ( c )簡化符號,A1 、A0：地址輸入端；,D3D0 ：數(shù)據(jù)輸入端；,Y：輸出端；,四選一,第四章 組合邏輯電路,12,表 4.2.9 四選一MUX的功能

4、表,第四章 組合邏輯電路,13,四選一MUX的邏輯表達式,四選一MUX的卡諾圖,圖4.2.24 ( b ),第四章 組合邏輯電路,14,圖 4.2.21 74153的簡化邏輯符號,第四章 組合邏輯電路,15,2. 八選一數(shù)據(jù)選擇器,A2A0：地址輸入端；,D7D0 ：數(shù)據(jù)輸入端；,Y：輸出端；,圖 4.2.22 ( b )簡化符號,第四章 組合邏輯電路,16,八選一MUX的功能表,第四章 組合邏輯電路,17,八選一MUX的卡諾圖,八選一MUX的邏輯表達式,圖4.2.24 ( a ),第四章 組合邏輯電路,18,3. 數(shù)據(jù)選擇器的擴展,( 1 )四選一擴展為 八選一MUX,A2 A1 A0,0

5、,1 ,( 2 )八選一擴展為 三十二選一MUX,A4 A3 A2 A1 A0,0 0 ,0 1 ,1 0 ,1 1 ,第四章 組合邏輯電路,19,圖 4.2.23 ( a ) 四選一擴展為八選一MUX,第四章 組合邏輯電路,20,圖 4.2.23 ( b ) 八選一擴展為三十二選一MUX,第四章 組合邏輯電路,21,4.用數(shù)據(jù)選擇器設計組合邏輯電路,比較兩卡諾圖，若A、B、C分別接A2、A1、A0，,Y,F,再令D0 =D1= D2 = D3 = D5 =0 ，D4 =D6 =D7 =1，則Y=F，相應的電路圖如下所示：,第四章 組合邏輯電路,22,圖 4.2.25 ( a ),第四章 組合

6、邏輯電路,23,若C、B、A分別接A2、A1、A0，則Y、F的卡諾圖分別如下，,Y,F,再令D0 =D2= D4 = D5 = D6 =0 ，D1 =D3 =D7 =1，則Y=F，相應的電路圖如下所示：,第四章 組合邏輯電路,24,圖 4.2.25 ( b ),圖 4.2.25 ( a ),第四章 組合邏輯電路,25,例2：用一片74153設計一個一位全加器 。,解：1/2 74153和一位全加器 的卡諾圖分別如下,Y,Ci,Si,第四章 組合邏輯電路,26,Si,Si,降1維,( a )函數(shù)的原始真值表,( b )降維后的真值表,第四章 組合邏輯電路,27,Ci,Ci,( a )函數(shù)的原始真

7、值表,( b )降維后的真值表,第四章 組合邏輯電路,28,圖 4.2.27,第四章 組合邏輯電路,29,解：這是一個四變量函數(shù)，對其一次降維后可用74151實現(xiàn)，兩次降維后可用 74153實現(xiàn)。,用數(shù)據(jù)選擇器設計組合邏輯電路的步驟：,( 1 ) 降維；(可選）,( 2 ) 比較；（比較功能表與（降維后的）真值表）,( 3 ) 畫邏輯圖。,第四章 組合邏輯電路,30,( a )函數(shù)的原始真值表,( b )降維后的真值表,圖 4.2.28,第四章 組合邏輯電路,31,將A、B、C 分別接74151的A2、A1、A0 ；A、B分別接 74153的A1、A0 ，然后與74151和 74153的卡諾圖比較，得74151的數(shù)據(jù)輸入端為：,降維后的真值表,數(shù)據(jù)選擇器的功能表,第四章 組合邏輯電路,32, 74153 的數(shù)據(jù)輸入端為：,電路如下所示。,