1、第3章組合邏輯電路，3.1組合邏輯電路的分析和設(shè)計(jì)3.2.1加法器3.2.2編碼器3.2.3解碼器3.2.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器3.3組合邏輯電路的競(jìng)爭(zhēng)和風(fēng)險(xiǎn)現(xiàn)象，3.1組合邏輯電路的分析和設(shè)計(jì)，組合邏輯電路，例如與門、或門、非門等是簡(jiǎn)單的組合邏輯電路。組合邏輯電路主要由邏輯門電路組成，輸出和輸入之間沒(méi)有反饋連接。組合邏輯電路的組成框圖如下圖所示。Xi是輸入邏輯變量，yi是輸出邏輯變量。yi與xi的邏輯關(guān)系如下：y1=f1(x1xn)y2=F2(x1xn)ym=FM(x1xn)，3.1.1組合邏輯電路分析根據(jù)已知的組合邏輯電路(邏輯圖)，利用邏輯電路運(yùn)算規(guī)則確定其邏輯功能的過(guò)程稱為組合邏輯電

2、路分析。分析過(guò)程如下：1 .根據(jù)給定的邏輯電路(邏輯圖)，確定組合邏輯電路的輸出邏輯表達(dá)式。一般來(lái)說(shuō)，輸出的邏輯表達(dá)式是從輸入到輸出逐步寫(xiě)出的。2.用公式法或卡諾圖法對(duì)書(shū)面輸出的邏輯表達(dá)式進(jìn)行變換和簡(jiǎn)化，得到最簡(jiǎn)單的表達(dá)式。3.列出輸出邏輯變量的真值表。4.分析真值表，確定并解釋組合邏輯電路的功能。示例3.1分析如下所示的組合邏輯電路。該解決方案首先確定電路輸出的邏輯表達(dá)式。對(duì)獲得的表達(dá)式進(jìn)行變換和簡(jiǎn)化，以獲得最簡(jiǎn)單的輸出邏輯表達(dá)式。列出真值表。分析真值表：當(dāng)三個(gè)輸入邏輯變量中有兩個(gè)或多個(gè)高電平1時(shí)，輸出為高電平1；否則，輸出會(huì)很低。因此，這是一個(gè)三位數(shù)的多數(shù)投票電路。當(dāng)事件被大多數(shù)人確認(rèn)時(shí)，

3、該事件被通過(guò)。例3.2分析如下所示的組合邏輯電路。首先，確定電路輸出的邏輯表達(dá)式，并列出相應(yīng)的真值表如下。通過(guò)真值表的分析，可以發(fā)現(xiàn)當(dāng)輸入AB時(shí)，三個(gè)輸出Z1、Z2和Z3分別輸出高電平1。因此，Z1代表AB。這是一個(gè)一位數(shù)字比較電路。引入中間變量的目的是按順序分析組合邏輯電路。熟悉之后，我們可以直接分析它，而不需要引入中間變量。例3.3分析如下所示的組合邏輯電路。通過(guò)對(duì)真值表的分析，可以確定組合邏輯電路的邏輯功能是：當(dāng)A、B、C的全零輸入或甚至有1時(shí)，電路輸出為1。上述邏輯功能的實(shí)現(xiàn)電路采用七門電路，比較復(fù)雜。因此，邏輯函數(shù)f的表達(dá)式被適當(dāng)?shù)剞D(zhuǎn)換，即使用異或門和異或門，并且電路相對(duì)簡(jiǎn)單，如圖(

4、b)所示。示例3.4分析下圖描述了對(duì)應(yīng)于波形的組合邏輯電路的功能。波形圖是描述電路的方法之一。根據(jù)已知的輸入輸出波形，可以得到電路真值表。通過(guò)分析真值表，該電路反映了輸入和輸出之間異或的邏輯關(guān)系。3.1.2組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)是利用邏輯運(yùn)算規(guī)則找到實(shí)現(xiàn)目標(biāo)邏輯功能的最佳邏輯電路的過(guò)程。組合邏輯電路的設(shè)計(jì)步驟如下：1 .根據(jù)要實(shí)現(xiàn)的邏輯功能，建立邏輯問(wèn)題的真值表。確定輸入和輸出變量之間的邏輯關(guān)系，并列出真值表。2.根據(jù)真值表，找到輸出的邏輯表達(dá)式，并對(duì)其進(jìn)行轉(zhuǎn)換和簡(jiǎn)化，得到最簡(jiǎn)單的表達(dá)式。3.根據(jù)表達(dá)式繪制邏輯圖，用所需的門電路實(shí)現(xiàn)電路功能。例3.5用與非門設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)三變量

5、相異電路。求解三變量相異電路，即當(dāng)三個(gè)輸入邏輯變量具有相同值時(shí)，輸出為0；當(dāng)三個(gè)輸入邏輯變量的值不同時(shí)，輸出為1。根據(jù)問(wèn)題的含義，真值表如下，得到邏輯函數(shù)F的最簡(jiǎn)單表達(dá)式，得到滿足問(wèn)題設(shè)計(jì)要求的邏輯電路如下。根據(jù)問(wèn)題的含義，讓甲、乙、丙代表三個(gè)設(shè)備的故障情況，故障為1，無(wú)故障為0；y和R分別代表黃燈和紅燈的狀態(tài)，燈為1，表示有故障；當(dāng)燈熄滅至0時(shí)，表示正常運(yùn)行。如下列出真值表。設(shè)計(jì)組合邏輯電路，正確顯示設(shè)備故障。使用兩個(gè)燈顯示三個(gè)設(shè)備的故障：當(dāng)一個(gè)設(shè)備出現(xiàn)故障時(shí)，黃色燈亮；當(dāng)兩個(gè)設(shè)備出現(xiàn)故障時(shí)，紅燈亮；當(dāng)三個(gè)設(shè)備出現(xiàn)故障時(shí)，兩個(gè)燈將同時(shí)亮起。根據(jù)真值表，用卡諾圖法得到輸出y和r的最簡(jiǎn)單表達(dá)式。

6、對(duì)上述公式進(jìn)行適當(dāng)變換，得到由異或門和與非門組成的實(shí)現(xiàn)電路如下。(1)列車穿越順序：進(jìn)出火車站的列車有三列：快車()，直達(dá)快車()和本地列車()，穿越車站的優(yōu)先順序?yàn)椋嚎燔?，直達(dá)快車和本地列車。通過(guò)車站時(shí)，同一時(shí)間只能發(fā)出一個(gè)行車信號(hào)，即只能發(fā)出一個(gè)行車信號(hào)，即只能有一列火車行駛。請(qǐng)?jiān)O(shè)計(jì)一個(gè)邏輯電路，通過(guò)使用入口門和非入口門來(lái)指示列車正在等待進(jìn)入車站。解答：根據(jù)問(wèn)題的含義，三個(gè)變量的真值表按照快車、直達(dá)列車和慢車的優(yōu)先順序列出，如表3-7所示。根據(jù)真值表寫(xiě)出邏輯表達(dá)式：ZA=A ZB=BC=B ZC=根據(jù)邏輯表達(dá)式使用與門和電路，如圖3-12所示。圖3.12驅(qū)動(dòng)信號(hào)控制邏輯電路3.2公共組合邏

7、輯電路3.2.1加法器)1。半加法器只考慮標(biāo)準(zhǔn)中兩個(gè)數(shù)的加法，而不考慮低階進(jìn)位的加法運(yùn)算，稱為半加法。完成半加法功能的電路稱為半加法器。半加法器的真值表如下。半加法器輸出的邏輯表達(dá)式是如圖所示的半加法器的框圖、實(shí)現(xiàn)電路和邏輯符號(hào)?？紤]到標(biāo)準(zhǔn)中兩個(gè)數(shù)的相加和低階進(jìn)位的相加，一位全加器稱為全加器，完成全加器的電路稱為全加器。全加器的真值表如下：根據(jù)真值表，輸出表達(dá)式：全加器的框圖、實(shí)現(xiàn)電路和邏輯符號(hào)如圖所示。3。多位全加器，(1)串行進(jìn)位加法器。該電路實(shí)現(xiàn)了兩個(gè)四位二進(jìn)制數(shù)的相加：A=A3A2A1A0和B=B3B2B1B0。f=ab=a3 a2 a1a 0 B3 B2 B1 b 0=c3s 3s

8、2s 1s 0該電路的優(yōu)點(diǎn)是簡(jiǎn)單。缺點(diǎn)是低位產(chǎn)生的載波信號(hào)需要逐級(jí)傳輸，工作速度慢。數(shù)字越多，速度越慢。為了提高運(yùn)算速度，有必要減少載波信號(hào)傳輸所需的時(shí)間。(2)超前進(jìn)位加法器。電路中增加了快速進(jìn)位電路，在算術(shù)運(yùn)算的同時(shí)計(jì)算進(jìn)位信號(hào)，從而提高運(yùn)算速度。根據(jù)全加器中進(jìn)位至高位的真值表，可以得到另一個(gè)Ci表達(dá)式，即Ci=艾比BiCi-1 AiCi-1。因此，只要輸入信號(hào)a和b以及最低位進(jìn)位信號(hào)C-1是已知的，就可以通過(guò)使用由上述表達(dá)式確定的快速進(jìn)位電路來(lái)快速計(jì)算每個(gè)位的進(jìn)位值，并且可以提高電路的操作速度。兩個(gè)四位全加器首尾相連形成一個(gè)八位二進(jìn)制全加器。圖3.17是由兩個(gè)塊7483A組成的八位二進(jìn)制

9、超前進(jìn)位加法器(四位二進(jìn)制快速進(jìn)位全加器)。最低位進(jìn)位輸入C1接地，最高位進(jìn)位輸出CO用作整個(gè)電路的進(jìn)位輸出。3.2.2編碼器，定義：在數(shù)字電路中，有必要將具有特定含義的信號(hào)轉(zhuǎn)換成代碼，并使用代碼來(lái)表示具有特定含義的對(duì)象，這稱為編碼。能夠編碼的設(shè)備叫做編碼器。1.普通編碼器電路在某一時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，也就是說(shuō)，只有一個(gè)輸入端有效，并且有一個(gè)有效的輸入信號(hào)。因?yàn)镹位二進(jìn)制碼可以代表2n種不同的狀態(tài)，2n個(gè)輸入信號(hào)只需要N個(gè)輸出就可以完成在八個(gè)輸入變量中，只有一個(gè)變量在某個(gè)時(shí)間取1，其他變量都是0。這樣一組變量被稱為互斥變量。在8個(gè)輸入變量和28=256個(gè)變量值組合中，只使用了其中的

10、8個(gè)，其他248個(gè)變量組合顯示為不相關(guān)的項(xiàng)目?？梢园l(fā)現(xiàn)：y2=x4 X5 X6 X7 y1=x2 X3 X6 Y0=x1 X5 X7由與非門實(shí)現(xiàn)的普通編碼器如下。2.優(yōu)先級(jí)編碼器，允許多個(gè)有效輸入信號(hào)同時(shí)存在。然而，根據(jù)不同的預(yù)設(shè)優(yōu)先級(jí)，編碼器僅接受輸入信號(hào)中具有最高優(yōu)先級(jí)的編碼請(qǐng)求，而不響應(yīng)其他輸入信號(hào)。示例3.8設(shè)計(jì)一個(gè)8421BCD優(yōu)先級(jí)編碼器，并設(shè)置一個(gè)高優(yōu)先級(jí)的大數(shù)字。優(yōu)先級(jí)編碼器有十個(gè)輸入，代表十進(jìn)制數(shù)字09，由X0X9表示。有四個(gè)輸出端，代表相應(yīng)的輸入8421代碼，由a、b、c和D表示.您輸入的十進(jìn)制數(shù)越大，其優(yōu)先級(jí)越高。讓輸入和輸出在高電平有效，優(yōu)先級(jí)編碼器的真值表如下。根據(jù)真

11、值表，可以得到輸出a、b、c和d的表達(dá)式。83線優(yōu)先級(jí)編碼器74LS148、74LS148八位輸入和三位輸出。他們都很活躍。電路中增加了一些使能引腳：使能輸入(低電平有效)、使能輸出(高電平有效)和優(yōu)先級(jí)標(biāo)志(低電平有效)。74LS148功能表，示例3.9使用74LS148形成164行優(yōu)先級(jí)編碼器。兩個(gè)83線第一編碼器74LS148通過(guò)使能端子連接，并由必要的門電路補(bǔ)充，從而可以完成164線第一編碼功能，如下圖所示。電路的工作過(guò)程如下：(h)當(dāng)有低電平輸入時(shí)，模塊工作。這時(shí)，EOH=1，當(dāng)EOH=1時(shí)，塊(l)不起作用，其輸出都是1。例如，當(dāng)輸入=0時(shí)，(l)塊不起作用，(h)塊不起作用。電路

12、的總輸出為。當(dāng)所有輸入都為高電平時(shí)，模塊(h)不起作用。它是輸出。此時(shí)，EOH=0，塊(l)工作。例如，如果輸入=0，則(l)模塊工作，其輸出，即電路的總輸出，是：164行優(yōu)先級(jí)編碼器可以通過(guò)使用兩個(gè)74LS148級(jí)聯(lián)來(lái)構(gòu)建。為了理解圖2中編碼器的圖像識(shí)別和應(yīng)用，利用74LS148構(gòu)造了一個(gè)164行優(yōu)先編碼器，兩個(gè)83行優(yōu)先編碼器74LS148可以通過(guò)使能端連接，從而完成164行優(yōu)先編碼功能。圖3.22 83線第一編碼器74LS148，表3.13 74LS148功能表，圖3.23 164線第一編碼器電路圖，3.2.3解碼器，具有m個(gè)輸入和2m個(gè)輸出的1變量解碼器。輸入信號(hào)是二進(jìn)制碼，輸出信號(hào)是

13、對(duì)應(yīng)于輸入的一組電平信號(hào)。不同的輸入碼組合在不同的輸出端呈現(xiàn)有效電平。2-4線解碼器的功能表如下。和輸出的表達(dá)式如下：實(shí)現(xiàn)上述解碼功能的電路如下：38行可變解碼器74LS138，除了輸入和輸出端外，還增加了三個(gè)使能端：便于級(jí)聯(lián)電路和擴(kuò)大輸入端數(shù)量；同時(shí)，可能的風(fēng)險(xiǎn)現(xiàn)象由使能終端的控制信號(hào)控制。74LS138功能表，使用解碼器的使能端，可以方便地?cái)U(kuò)展電路功能。示例3.10使用74LS138實(shí)現(xiàn)416行解碼功能。通過(guò)解決74LS138使能端的級(jí)聯(lián)，38線解碼器可以方便地?cái)U(kuò)展到完成416線解碼功能。設(shè)置為A3A2A1A0，輸出為。實(shí)現(xiàn)電路如下。電路的工作過(guò)程如下：當(dāng)輸入A3=0時(shí)，塊(L)工作，此時(shí)

14、，根據(jù)A2A1A0的值組合，選擇一個(gè)輸出完成0000111的解碼工作。當(dāng)輸入A3=1時(shí)，塊(h)工作。此時(shí)，根據(jù)A2A1A0的值的組合，在中選擇一個(gè)輸出，并且完成10001111的解碼工作。結(jié)合以上兩種情況，416行解碼功能可以通過(guò)級(jí)聯(lián)兩個(gè)74LS138塊來(lái)完成。示例3.11嘗試74LS138實(shí)現(xiàn)以下邏輯功能。根據(jù)38行解碼器74LS138的真值表，當(dāng)解碼器正常工作時(shí)，它滿足：(mi為最小項(xiàng)，I值為07)。也就是說(shuō)，每個(gè)輸出變量只包含由一個(gè)輸入變量組成的最小項(xiàng)。因此，邏輯功能F1和F2可以轉(zhuǎn)換為：設(shè)置解碼器使能端，以確保解碼器處于正常工作狀態(tài)。函數(shù)輸入變量a、b和c分別連接到解碼器的數(shù)據(jù)輸入端

15、A2、A1和A0，實(shí)現(xiàn)函數(shù)F1和F2的連接圖如下。如果輸入變量A是被減數(shù)，B是被減數(shù)，C是從低位借用到標(biāo)準(zhǔn)位，電路可以實(shí)現(xiàn)一位全減法器的邏輯功能。使用解碼器實(shí)現(xiàn)邏輯功能時(shí)，如果解碼器的數(shù)據(jù)輸入端不能滿足邏輯功能輸入變量個(gè)數(shù)的要求，則應(yīng)在完成實(shí)現(xiàn)邏輯功能的工作之前，使用解碼器使能端進(jìn)行擴(kuò)展。2代碼轉(zhuǎn)換解碼器，它將輸入的BCD代碼轉(zhuǎn)換成十個(gè)相應(yīng)的輸出信號(hào)，也稱為410線解碼器。該解碼器有m=4個(gè)輸入，n=10個(gè)輸出，n2m，也稱為部分解碼器。下圖顯示了帶有8421代碼輸入的410行解碼器74LS42。74LS42的功能表如下。3.顯示解碼器。以十進(jìn)制(或十六進(jìn)制)數(shù)顯示輸入的20位十進(jìn)制代碼所需的

16、轉(zhuǎn)換電路稱為顯示解碼器。(1)數(shù)字顯示設(shè)備。用于顯示數(shù)字和符號(hào)。七段數(shù)字顯示器被廣泛使用。主要包括發(fā)光二極管數(shù)碼管和液晶顯示數(shù)碼管。發(fā)光二極管數(shù)碼管通過(guò)在不同位置點(diǎn)亮發(fā)光二極管來(lái)顯示不同的字符形狀，并根據(jù)ag命名每個(gè)要顯示的段，如下所示。其優(yōu)點(diǎn)是亮度高、工作電壓低、體積小、可靠性高、多種顏色可供選擇、應(yīng)用廣泛。但是工作電流很大。根據(jù)不同的連接方式，七段顯示器中的發(fā)光二極管分為兩種連接方式：共陰極和共陽(yáng)極。液晶數(shù)碼管利用液晶材料在電場(chǎng)作用下吸收光線的特性來(lái)顯示數(shù)字。其優(yōu)點(diǎn)是功耗低、體積小、重量輕、顯示清晰。但是顯示亮度低。中型BCD解碼器/驅(qū)動(dòng)器74LS47，其中A3A2A1A0為4位BCD碼輸入，為7段輸出，輸出為低電平。74LS47菜單如下。(2)數(shù)字顯示解碼器/驅(qū)動(dòng)器，(2)具有歸零效果的8位數(shù)字顯示電路由74LS47和數(shù)字顯示設(shè)備組成，如下所示。圖3解碼器的圖像識(shí)別與應(yīng)用具有消零效果的8位數(shù)字顯示電路由74LS47和數(shù)字顯示器件組成。74LS47是一款4線7段解碼器/驅(qū)動(dòng)器，具有BCD碼輸入和開(kāi)路輸出。外部引線的功能圖見(jiàn)圖3.30。圖3.30 4線7段解碼器/驅(qū)動(dòng)器74LS47，表3.17 74LS47功能表，圖3.31 8位數(shù)字顯示電路，3.2.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器，1。數(shù)據(jù)選擇器數(shù)據(jù)選擇器是一種數(shù)字設(shè)備，它從多個(gè)輸入數(shù)據(jù)中選擇一條路徑并將其發(fā)