1、1,數(shù)字邏輯設(shè)計(jì)及應(yīng)用,課程簡(jiǎn)介: “數(shù)字邏輯設(shè)計(jì)及應(yīng)用”課程歷來是我校的重要專業(yè)基礎(chǔ)課程之一，是研究數(shù)字系統(tǒng)設(shè)計(jì)的入門課程。 通過本課程的學(xué)習(xí)，使學(xué)生掌握數(shù)字邏輯電路的基本理論和基本分析方法，為學(xué)習(xí)后續(xù)課程準(zhǔn)備必要的電路知識(shí)。 本課程在培養(yǎng)學(xué)生嚴(yán)肅認(rèn)真的科學(xué)作風(fēng)和抽象思維能力、分析計(jì)算能力、總結(jié)歸納能力等方面起重要作用。 在本課程中，將介紹數(shù)字邏輯電路的分析設(shè)計(jì)方法和基本的系統(tǒng)設(shè)計(jì)技巧；培養(yǎng)同學(xué)綜合運(yùn)用知識(shí)分析解決問題的能力和在工程性設(shè)計(jì)方面的基本素養(yǎng)。通過實(shí)驗(yàn)和課外上機(jī)實(shí)驗(yàn)的方式，使同學(xué)深入了解和掌握數(shù)字邏輯電路的設(shè)計(jì)分析方法和電路的運(yùn)用過程。,2,課 程 內(nèi) 容,第1章 引言 第2章 數(shù)

2、制和編碼 第3章 數(shù)字電路 第4章 組合邏輯設(shè)計(jì)原理 第5章 組合邏輯設(shè)計(jì)實(shí)踐 第6章 組合電路設(shè)計(jì)實(shí)例,3,課 程 內(nèi) 容,第7章 時(shí)序邏輯設(shè)計(jì)原理 第8章 時(shí)序邏輯設(shè)計(jì)實(shí)踐 第9章 時(shí)序電路設(shè)計(jì)實(shí)例 第10章 存儲(chǔ)器、CPLD、FPGA 第11章 實(shí)踐中的附加課題 補(bǔ)充： A/D、D/A轉(zhuǎn)換器,4,第1章 引言,關(guān)于 “ 數(shù)字設(shè)計(jì) ” 模擬與數(shù)字,模擬量： 其變化在時(shí)間或數(shù)值上是連續(xù)的 數(shù)字量： 其變化在時(shí)間和數(shù)量上都是離散的 數(shù)值大小是某一個(gè)最小數(shù)量單位的整數(shù)倍,5,第1章 引言,模擬信號(hào)在傳輸過程中失真 數(shù)字信號(hào)仍然可以保持 0、1,6,第1章 引言,數(shù)字系統(tǒng)及其優(yōu)越性 結(jié)果再現(xiàn)性（穩(wěn)

3、定可靠、精度更高） 易于設(shè)計(jì)，靈活性和功能性 可編程性（具有“智能”） 快速、經(jīng)濟(jì)性、穩(wěn)步發(fā)展的技術(shù) 數(shù)字電子技術(shù)的發(fā)展 電子管、晶體管、集成電路（ IC ） 大超大規(guī)模集成電路（ LSI / VLSI ） 數(shù)字電子技術(shù)的應(yīng)用,7,第1章 引言,數(shù)字器件 門電路（gate）： 最基本的數(shù)字器件（與、或、非） 觸發(fā)器（flip-flop）： 一種能存儲(chǔ) 0 或 1 的器件 組合電路（combinational circuit） 時(shí)序電路（sequential circuit）,8,第1章 引言,數(shù)字設(shè)計(jì)的電子技術(shù) 邏輯上的 0 和 1 在物理上如何實(shí)現(xiàn)？ 什么電平范圍對(duì)應(yīng)邏輯 0（或 1）？ 如何正確產(chǎn)生和識(shí)別處于適當(dāng)范圍的信號(hào)？ 數(shù)字與模擬之間的關(guān)系 數(shù)字設(shè)計(jì)的軟件技術(shù) 軟件工具有助于提高設(shè)計(jì)的效率、正確性和質(zhì)量。（幾種軟件工具 P6）,9,第1章 引言,集成電路 （Integrated Circuit