1、2020/9/3,1,實際MOS的平帶電壓及C-V特性,2020/9/3,2,功函數(shù)差的影響,2020/9/3,3,qVox,qs,2020/9/3,4,Ev,Ec,平帶時的能帶圖,由于功函數(shù)的不同，在沒有外加偏壓的時候，在半導(dǎo)體表面就存在表面勢 。因此，欲使能帶平直，即除去功函數(shù)差所帶來的影響，就必須在金屬電極上加電壓。這個電壓一部分用來拉平二氧化硅的能帶，一部分用來拉平半導(dǎo)體的能帶，使s 0。因此稱VFB其為平帶電壓。,2020/9/3,5,氧化物電荷及其對C-V特性的影響,2020/9/3,6,氧化物電荷,2020/9/3,7,1、界面陷阱電荷（interface trapped cha

2、rge） 硅（100）面， 約 ， 硅（111）面， 約 。 2、氧化物固定電荷（fixed oxide charge） 位于 界面約3nm的范圍內(nèi)，這些電荷是固定的，正的。 （100）面， 約為 ， （111）面， 約為 ，因為（100）面的 和 較低，故硅MOSFET一般采用（100）晶面。,2020/9/3,8,3、氧化物陷阱電荷（oxide trapped charge） 大都可以通過低溫退火消除。 4、可動離子電荷（mobile ionic charge） 諸如鈉離子和其它堿金屬離子，在高溫和高壓下工作時，它們能在氧化層內(nèi)移動。,2020/9/3,9,氧化物中電荷對C-V特性的影響,

3、2020/9/3,10,克服硅二氧化硅界面電荷和二氧化硅中電荷影響所需要的平帶電壓： 如果氧化層中正電荷連續(xù)分布，電荷體密度為 ，則 總的平帶電壓,M SiO2 Si,0 x+dx x0, ,0 x+dx x0, ,M SiO2 Si,2020/9/3,11,其中 稱為有效面電荷。,2020/9/3,12,實際的MOS閾值電壓和C-V曲線 平帶電壓 閾值電壓 第一項是，為消除半導(dǎo)體和金屬的功函數(shù)差的影響，金屬電極相對于半導(dǎo)體所需要加的外加電壓； 第二項是為了把絕緣層中正電荷發(fā)出的電力線全部吸引到金屬電極一側(cè)所需要加的外加電壓； 第三項是支撐出現(xiàn)強(qiáng)反型時的體電荷 所需要的外加電壓； 第四項是開始

4、出現(xiàn)強(qiáng)反型層時，半導(dǎo)體表面所需的表面勢。,2020/9/3,13,實際MOS的C-V曲線（一）,2020/9/3,14,界面態(tài)對C-V特性的影響,2020/9/3,15,界面態(tài)的性質(zhì),界面態(tài),受主態(tài),施主態(tài),2020/9/3,16,界面態(tài)的性質(zhì),中性受主,正施主,中性施主,中性受主,中性施主,中性受主,中性施主,負(fù)受主,2020/9/3,17,界面態(tài)對C-V曲線的影響,2020/9/3,18,B-T實驗：測量離子沾污程度,A,B,C,A：原始C-V曲線。 B：加10V正偏壓，在127C，30min后測試結(jié)果 C：加10V正負(fù)偏壓，在127C，30min后測試結(jié)果,2020/9/3,19,例題,

5、P型硅襯底MOS結(jié)構(gòu)，襯底摻雜濃度為Na=1014，氧化層厚度為tox=500，柵是n+多晶硅，設(shè)QSS=1010cm-2,確定平帶電壓及值閾電壓？ 解：,2020/9/3,20,結(jié)論：半導(dǎo)體襯底的摻雜比較低，在零柵壓條件下，氧化層中的正電荷及功函數(shù)差已經(jīng)使半導(dǎo)體表面處于反型，所以閾值電壓是負(fù)值。,2020/9/3,21,例題：P型襯底，Na1014cm-3，氧化層厚度500，ms=-0.83V。求閾值電壓VT，畫出能帶圖,氧化層上壓降是多少？,2020/9/3,22,2020/9/3,23,理想的低頻C-V在強(qiáng)積累和強(qiáng)反型的電容值等于柵氧化層電容Cox，但在某些實驗中觀察到如下一些現(xiàn)象，分析

6、其可能的物理機(jī)制： C-V曲線出現(xiàn)滯回現(xiàn)象； C-V曲線在耗盡區(qū)的斜率變緩； 柵電極為摻雜多晶硅時，反型層電容下降；如何減弱和消除該效應(yīng)； 柵電極為金屬柵，但強(qiáng)反型區(qū)電容值略低于強(qiáng)積累區(qū)電容；如何減弱該效應(yīng)；,思考題,2020/9/3,24,假定nMOS電容結(jié)構(gòu)的金屬柵電極的功函數(shù)為M，半導(dǎo)體Si的親和勢為，襯底摻雜濃度為Nd（功函數(shù)為S），柵氧化層厚度為tox。在制備nMOS電容時氧化層中形成密度為Qf的正的固定電荷。 假設(shè)該正的固定電荷形成在氧化層與Si界面處，寫出其平帶電壓表達(dá)式，示意畫出其平衡能帶圖； 如果該正的固定電荷形成在氧化層中部即1/2tox處，平帶電壓如何變化？ 比較固定電荷

7、分別位于界面和氧化層中部時的低頻C-V特性曲線； 假設(shè)在氧化層與Si襯底界面存在呈U型連續(xù)分布的施主型界面態(tài)（禁帶中央界面態(tài)密度極大），示意畫出其C-V特性曲線（與不存在界面態(tài)比較）,思考題,2020/9/3,25,MOS結(jié)構(gòu)的Si與氧化層界面存在連續(xù)分布的界面態(tài)，假設(shè)在禁帶中本征費米Ei能級以上的界面態(tài)為類施主型，以下的是類受主型，討論分析界面態(tài)對CV特性曲線的影響（以理想情形為標(biāo)準(zhǔn)畫圖說明）；如果在禁帶中本征費米Ei能級以上的界面態(tài)為受主類型，以下的是類施主型，界面態(tài)對CV特性曲線的影響又如何（以理想情形為標(biāo)準(zhǔn)畫圖說明）？,思考題,2020/9/3,26,習(xí)題,設(shè) ，畫出n-Si襯底的MOS電容分別在平衡、平帶、積累、耗盡、反型情形的能帶圖及理想的高頻和低頻CV曲線，并畫出相應(yīng)的電荷分布及電場分布。 設(shè)氧化層厚度為1m的Si MOS結(jié)構(gòu)的p型襯底的摻雜濃度分別為N1015/cm3和1016/cm3，比較這兩種