1、,儀表與量測 混合信號測試專題 混合電路測試教學之基本面與現(xiàn)實面,蘇 朝 琴 國立中央大學大學電機工程學系 民國九十年二月二十三日,教育部八十九年度VLSI與系統(tǒng)設計教育改進計畫成果研討會,Contents,混合信號電路測試之我見 混合信號電路測試之我踐 混合信號電路測試之我諫,混合信號電路測試之我見,The Answer is,YES,NO,MAY BE,SO,1997,1999,2001,2003,2006,2009,2012,250nm,200nm,150nm,100nm,50nm,Fault Model Rules to Test Standard Test Software DFT

2、Failure Analysis,Mixed Signal Instrument BIST/DFT Probe & Test Socket IDDQ Testing Test Development Time,Yes. From Digital Point of View,Look at the DFT/BIST roadmap of digital circuits. Look at the SIA roadmap (ITRS 1999).,No.,Analog circuit designers design perfect circuits. No one dare to change

3、it.,Communication,Encode,Digital Modulation,DAC,Decode,Digital Demod,ADC,PLL,Freq Synth,STR,ADC,DAC,GaAs,CMOS,BJT,VCXO,May Be. It will never happen.,Analog are giving up ground to digital. The performance becomes very critical.,RF, IF, BB, AD/DA, Digital,RF, IF, AD/DA, Digital,RF, AD/DA, Digital,May

4、 Be. It will never happen.,Analog design is an endless game. Analog designers are pushing the limit. Ft is always 10 times the operating frequency.,T Nodes Feature Size (nm) Supply Voltage Frequency (GHz) Current (uA) Fmax Ft Noise Figure Inductor Q,2012 50 0.80.5 9.513 20 120 100 40,1997 250 2.51.8

5、 1.82.5 100 25 20 2 15,1999 180 1.81.5 2.53.5 75 35 30 1.5 25,2001 150 1.61.3 3.04.0 60 40 35 1.3 30,2003 130 1.51.2 3.55.0 50 50 40 1.2 35,2006 100 1.20.9 5.06.5 40 65 55 40,2009 70 0.90.6 6.59.5 30 90 75 40,ITRS 1999 Analog Technology Roadmap,So, Come and Join VTTF Taiwan.,VTTF,VTTF: VLSI Test Tec

6、hnology Forum,Mixed Signal System on Chip,Motivation Portable Low Power Self Contained Versatile Features MPU Core DSP Core On-Chip Memories Analog I/O Interface Digital I/O Interface ADC/DAC Interface,Analog,Digital,Analog,ADC,DAC,DSP,MPU,ROM,RAM,External Instrument,Loop Back,Specialized DFT and BI

7、ST for individual modules DSP and MPU are the resources for analog testing System level functional verification and parametric testing,Mixed Signal SoC Testing,混合信號電路測試之我見,以數(shù)位測試為出發(fā)點，建立以數(shù)位信號處理的為基礎之類比測試問題的解決技術(shù)。 類比電路的測試需考慮不同電路結(jié)構(gòu)與功能的因素，也需要有相當深厚的儀表與量測的理論基礎與實作的經(jīng)驗作為後盾。 本課程的理論部分部分定位為儀表與量測，而專題實作部分則以類比信號取樣技術(shù)與

8、相關(guān)數(shù)位信號處理為重點。 本年度主要的目標在於建立ADC/DAC設計與測試教學講義與實習教材。,混合信號電路測試之我踐,儀表與量測,混合信號電路測試,儀表與量測,課目名稱：儀表與量測 Measurement and Instrumentation 課程編號：EE 502 授課時間：八十八學年度第一學期 修課學生：大三、大四、研究生 教科書：L. Schnell, Technology of Electrical Measurements, Jone Wiley & Sons, 1993. 評分標準： 期末考 40% 實驗 30% 專題 30% 課程網(wǎng)頁： http:/sun3.ee.ncu.e

9、du.tw/ccsu/Teach/Meas/Meas.htm,儀表與量測課程內(nèi)容,量測之基本模型 電壓電流量測 功率與能量量測 阻抗量測 週期與頻率量測 信號分析 ADC/DAC 設計與測試 IEEE 1057 數(shù)位量測標準 MATLab 使用與電腦視窗介面 NCU-EE 虛擬儀表介面,待測混合信號電路,D A C,A D C,自動測試機臺,混合信號測試 - 實作環(huán)境,個人電腦,示波器,信號產(chǎn)生器,待測電路,混合信號測試 - 實驗環(huán)境,混合信號測試 - 實驗內(nèi)容,實驗一 實驗環(huán)境的建立 實驗二 電流與電壓量測 實驗三 功率與能量量測 實驗四 電阻與阻抗量測 實驗五 頻率與週期量測 實驗六 基本

10、時域信號分析技術(shù) 實驗七 進階頻域信號分析技術(shù) 實驗八 ADC/DAC 量測實驗,混合信號測試專題 - 八十九年度新增,ADC/DAC 量測實驗 實驗一、類比數(shù)位轉(zhuǎn)換器增益與偏差量測 實驗二、類比數(shù)位轉(zhuǎn)換器非線性特性的量測 實驗三、類比數(shù)位轉(zhuǎn)換器Histogram量測與分析 實驗四、類比數(shù)位轉(zhuǎn)換器傅利葉分析方法,混合信號測試 - 八十七年度補助,補助 60 萬 配合 20 萬,混合信號測試 - 八十九年度補助,混合信號測試 - 八十九年度補助,經(jīng)費：補助款-850,000元、配合款-218,050元 購置： CompactPCI 工業(yè)平臺 Cpci5310 X2 Cpci500 X2 Cpci

11、8586 X2 Cpci8215 X2 Cpci8210 X2 Cpci9112 X2 Cpci7200 X2 Acqiris DC110 X1 Acqiris DC-2M2 X1 Labview for Windows (Software) CDROM External X1 總價 590,000元,混合信號示波器與信號產(chǎn)生器 HP 54645D X 2 HP 54657A X 2 HP 33120A X 2 HP E3373A X2 總價 478,050元,中央大學混合信號測試環(huán)境,混合信號測試 軟體模擬,軟體模擬 類比數(shù)位轉(zhuǎn)換器規(guī)格,測試項目正弦波轉(zhuǎn)換曲線測試,測試項目頻域與統(tǒng)計測試,測

12、試結(jié)果分析,混合信號電路測試之我諫,受限於師資不足，學生人數(shù)不足，課程安排不易。,課程 VLSI 測試 儀表與量測,86 14 8,87 19 6,88 19 30,89 30 12,混合信號電路測試之我諫,課程開於上學期，上課學生以大四與研一為主，主要課程負載過重，學生沒有足夠的時間實習。,混合信號電路測試之我諫,業(yè)界對於此一課程的要求與興趣超過在校學生。 世界科技專題研討會：數(shù)位與類比測試原理與技術(shù)，2000.5.1112，12 小時。 宏測科技專題演講：臺灣半導體工業(yè)慨況， 2000.7.6，2000.7.13，各2 小時。 致茂電子專題研討會：數(shù)位與類比測試原理與技術(shù)，2000.67.，14 小時。 宏測科技專題演講：超大型積體電路設計與測試，2000.7.，30 小時。 自強基金會課程：超大型積體電路測試原理與技術(shù)，2000.911，30 小時。 安捷倫內(nèi)部訓練課程：超大型積體電路測試原理與技術(shù)，2000.10.3011.2，24 小時。 飛利