1、一.組合邏輯電路: 在任何時(shí)刻,輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合,而與先前狀態(tài)無(wú)關(guān)的邏輯電路。 二.組合邏輯電路具有的特點(diǎn): 1)輸出,輸入之間沒(méi)有反饋延遲通路。 2)電路中不含記憶單元。,第三章 組合邏輯電路的分析與設(shè)計(jì),3.1.1 邏輯代數(shù)的基本定律和恒等式:,3.1邏輯代數(shù),1.變量和常量的關(guān)系式,01律： A 0 = 0 A + 1 = 1 自等律： A 1 =A A + 0 = A 重疊律： A A= A A + A = A 互補(bǔ)律：,2.與普通代數(shù)相似的定律,交換律：A B = B A A + B = B + A 結(jié)合律：( A B ) C =A (B C) (A +B )

2、 +C =A+(B +C ) 分配律： A ( B+C ) =AB +AC A +BC = (A+B)(A+C),證明：(A+B)(A+C) =AA +AB+AC+BC =A+AB+AC+BC =A(1+B+C)+BC =A+BC,兩個(gè)乘積項(xiàng)相加，若其中一項(xiàng)取反后是另一項(xiàng)的因子，則此因子是多余的。,3.邏輯代數(shù)中的特殊定律,反演律（摩根定律）：,還原律：,吸收律：,可用真值表證明,證明：,A +BC = (A+B)(A+C),兩個(gè)乘積項(xiàng)相加，若其中一項(xiàng)以另一項(xiàng)為因子，則該項(xiàng)是多余的。,A（A+B）=AA+AB =A（1+B）=A,證明：,4.常用的恒等式,兩個(gè)乘積項(xiàng)中分別包含A和 兩個(gè)因子，而

3、這兩個(gè)乘積項(xiàng)其余因子組成的第三項(xiàng)是多余的。,還有：,注意事項(xiàng): 1)保持原來(lái)的運(yùn)算優(yōu)先順序。即：先括號(hào)、然后乘、最后加。 2)對(duì)于反變量以外的非號(hào)應(yīng)保留不變。,3.1.2 邏輯代數(shù)的基本規(guī)則:,1.代入規(guī)則: 在任何一個(gè)邏輯等式中,如果將等式兩邊出現(xiàn)的某變量A,都用一個(gè)函數(shù)代替,則等式依然成立。,因?yàn)檫壿嬜兞康娜≈抵挥?、1，而邏輯函數(shù)的取值也只有這兩種。,2.反演規(guī)則: 求一個(gè)邏輯函數(shù)L的非函數(shù)時(shí),可以將L中的與()換成或(+),或(+)換成與();再將原變量換為非變量,非變量換為原變量;并將1換成0,0換成1;那么所得的邏輯函數(shù)式就是原函數(shù)的非函數(shù) 。,3.對(duì)偶規(guī)則: 當(dāng)某個(gè)邏輯恒等式成立

4、時(shí)，則其對(duì)偶式也成立。 對(duì)偶式：如把L中的與()換成或(+),或(+)換成與();1換成0,0換成1,那么就得到一個(gè)新的邏輯函數(shù),這就是L的對(duì)偶式,記作(L)。 變換時(shí)仍需注意保持原式中先“與”后“或”的順序。,例: 求,的非函數(shù),例: 求,的非函數(shù),1.邏輯函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯圖、 卡諾圖等。彼此都可以互換。,一個(gè)特定的邏輯問(wèn)題,對(duì)應(yīng)的真值表是唯一的,但實(shí)現(xiàn)它的電路多種多樣。,例:,3.1.3 邏輯函數(shù)的代數(shù)變換與化簡(jiǎn)法,同或函數(shù)也是異或函數(shù)的非函數(shù),1)最簡(jiǎn)與或表達(dá)式有以下兩個(gè)特點(diǎn):a)與項(xiàng)(即乘積項(xiàng))的個(gè)數(shù)最少。 b)每個(gè)乘積項(xiàng)中變量的個(gè)數(shù)最少。 2)方法:a)代數(shù)

5、法。b)卡諾圖法。 3)代數(shù)法: 并項(xiàng)法 吸收法 消去法 配項(xiàng)法,2.邏輯函數(shù)的化簡(jiǎn):,邏輯函數(shù)的五種表達(dá)式:,與或,或與,與非與非,或非或非,與或非,并項(xiàng)法,化簡(jiǎn)：,吸收法,消去法,配項(xiàng)法,例: 化簡(jiǎn)下列邏輯函數(shù),分配律,摩根定律,3.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法,3.2.1 最小項(xiàng)的定義及其性質(zhì):,1.最小項(xiàng): n個(gè)變量x1,x2.xn的最小項(xiàng)是n個(gè)因子的乘積,每個(gè)變量都以它的原變量或非變量的形式在乘積項(xiàng)中出現(xiàn),且僅出現(xiàn)一次。,例：對(duì)于三變量A、B、C的邏輯函數(shù)的以下乘積項(xiàng)：,n變量的最小項(xiàng)應(yīng)有2n 個(gè)。,2.最小項(xiàng)的性質(zhì):,1).在輸入變量任意取值下，有且僅有一個(gè)最小項(xiàng)的值為1。,2).不同

6、的最小項(xiàng)，使它值為1的那一組變量的取值也不同。,3). 任意兩個(gè)最小項(xiàng)乘積為0。,4). 全體最小項(xiàng)和為1。,3.最小項(xiàng)的編號(hào):,3.2.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式:,最小項(xiàng)之和的形式。,任一個(gè)邏輯函數(shù)都可化成唯一的最小項(xiàng)表達(dá)式.,先去大非號(hào)，變?yōu)閱巫兞糠翘?hào)。,去除括號(hào)，得到與或表達(dá)式。,利用基本公式可以把任一個(gè)邏輯函數(shù)都可化成最小項(xiàng)表達(dá)式.,3.2.3 用卡諾圖表示邏輯函數(shù): 1.卡諾圖:將函數(shù)的最小項(xiàng)表達(dá)式中的各最小項(xiàng)填入一個(gè)特定的方格中。,每個(gè)最小項(xiàng)各用一個(gè)方塊表示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰。,n個(gè)變量的邏輯函數(shù)有2n個(gè)最小項(xiàng)。,兩側(cè)的0、1表示變量的取值。,即幾何相

7、鄰的兩個(gè)最小項(xiàng)僅有一個(gè)變量是不同的。行和列兩端的最小項(xiàng)也是如此。,0 0,0 0,0 1,1 0,1 1,0 1,1 1,1 0,m0,m1,m2,m3,m4,m5,m6,m7,m8,m9,m10,m11,m12,m13,m14,m15,2.卡諾圖的特點(diǎn):相鄰方格只有一個(gè)因子不同。,3.卡諾圖的簡(jiǎn)化表示法:0000對(duì)應(yīng)于 ,1111對(duì)應(yīng)于ABCD,依類推。,4.已知邏輯函數(shù)畫卡諾圖:,先化為最小項(xiàng)表達(dá)式，然后在卡諾圖中各最小項(xiàng)的位置上填1，其余位置為0，就得到了邏輯函數(shù)的卡諾圖。,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,3.2.4 用卡諾圖化簡(jiǎn)邏輯函數(shù):,5.已知卡諾圖

8、求邏輯函數(shù):,1.化簡(jiǎn)的依據(jù):,若圖中相鄰的兩個(gè)方格為1，則這相鄰兩個(gè)的最小項(xiàng)的和將消去一個(gè)變量，只剩下公共變量。,相鄰的兩個(gè)最小項(xiàng)僅有一個(gè)變量是不同的。,1,1,四個(gè)相鄰最小項(xiàng)可消去兩個(gè)不同的變量，保留共同的變量。,1.化簡(jiǎn)的步驟: 1)將邏輯函數(shù)的項(xiàng)填入卡諾圖(方格中填1)。,相鄰方格包括上下底相鄰,左右邊相鄰和四角相鄰; 同一方格可以被不同的包圍圈重復(fù)包圍,但新增包圍圈中一定要有新的方格,否則該包圍圈為多余; 包圍圈內(nèi)的方格數(shù)要盡可能多,包圍圈的數(shù)目要盡可能少。,2)在卡諾圖上圈出全部最大相鄰項(xiàng),(包括圈內(nèi)的方格數(shù))必定是2n個(gè),n等于0,1,2,3,.;,3)合并最小項(xiàng)。(如果有2n個(gè)

9、最小項(xiàng)相鄰,n=0,1,2,3,.n,并排成一個(gè)矩形組,則它們可以合并為一項(xiàng),并消去n對(duì)因子。合并后的結(jié)果中僅包含這些最小項(xiàng)的公共因子。,例: 化簡(jiǎn)下列邏輯函數(shù),解：,法二：直接填卡諾圖,1,1,1,1,1,1,例: 化簡(jiǎn)下列邏輯函數(shù),1,1,1,1,1,1,1,1,1,1,1,1,卡諾圖中填0的的最小項(xiàng)之和必為,例: 一個(gè)邏輯電路的輸入是4個(gè)變量A、B、C、D，真值表如圖示，用卡諾圖法求化簡(jiǎn)的與或及與非與非表達(dá)式。,解：（1）,1,1,1,1,1,1,1,（2）,（3）,3.2.5 無(wú)關(guān)項(xiàng)（任意項(xiàng)）:,對(duì)應(yīng)于某些變量的取值下，邏輯函數(shù)的值可以是任意的，或者這些變量的取值根本不會(huì)出現(xiàn)，這些變量

10、取值所對(duì)應(yīng)的最小項(xiàng)稱為無(wú)關(guān)項(xiàng)。,無(wú)關(guān)項(xiàng)的值可以是1，也可以是0，根據(jù)使函數(shù)最簡(jiǎn)而定。,例: 設(shè)計(jì)一邏輯電路，要求能夠判斷1位十進(jìn)制數(shù)是奇數(shù)還是偶數(shù)，當(dāng)為奇數(shù)時(shí)輸出為1，偶數(shù)時(shí)輸出為0。,1,1,1,1,1,一.目的:確定已知電路的邏輯功能. 二.步驟: 1)由邏輯圖寫出各輸出端的邏輯表達(dá)式. 2)化簡(jiǎn)和變換各邏輯表達(dá)式. 3)列出真值表. 4)根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析,最后確定其功能.,3.3組合邏輯電路的分析,三.例題.,例: 已知邏輯電路，分析其功能。,解：（1）,（2）,（3）,用于檢驗(yàn)三位二進(jìn)制碼的奇偶性，奇校驗(yàn)電路。,A、B、C中有奇數(shù)個(gè)1時(shí)L為1，否則為0。,例:

11、已知一個(gè)雙輸入雙輸出電路，分析其功能。,解:(1),(2),(3),兩個(gè)一位二進(jìn)制數(shù)的加法，S是和，C是進(jìn)位，半加器。,3.4組合邏輯電路的設(shè)計(jì) 一.步驟: 1)根據(jù)對(duì)電路邏輯功能的要求,列出真值表. 2)由真值表寫出邏輯表達(dá)式. 3)簡(jiǎn)化和變換邏輯表達(dá)式,從而畫出邏輯圖.,根據(jù)器件的資源情況，選定器件類型。,二.目標(biāo): 1)電路簡(jiǎn)單,所用器件數(shù)最少. 2)所用器件種類越少越好. 3)電路結(jié)構(gòu)緊湊,可靠且經(jīng)濟(jì). 三.例題.,例：試用2輸入與非門和反相器設(shè)計(jì)一個(gè)3輸入(I 0、I 1、I 2）、3輸出(L 0、L1、L 2）的信號(hào)排隊(duì)電路。 它的功能是：當(dāng)輸入I 0為1時(shí)，無(wú)論I 1和I 2為1

12、還是0，輸出L 0為1，L1和 L 2為0；當(dāng)I 0為0且I 1為1，無(wú)論I 2為1還是0，輸出L1為1，L 0和 L 2為0；當(dāng)I 2為1且I 0和I 1均為0時(shí)，輸出L 2為1，L 0和L1 為0。如I 0、I 1、I 2均為0，則L 0、L1、L 2也均為0.,解:(1) 根據(jù)題意列出真值表：,(2) 根據(jù)真值表寫出表達(dá)式：,實(shí)現(xiàn)：（1）一片內(nèi)含四個(gè)2輸入端的與非門和一片含六個(gè)反相 器的集成電路。,（2）兩片內(nèi)含四個(gè)2輸入端的與非門的集成電路。,原邏輯表達(dá)式要用一片反相器和一片3輸入端的與門集成電路。,74LS00,74LS04,例：設(shè)計(jì)一多數(shù)表決電路。要求A、B、C三人中只要有兩人以上

13、，包括兩人同意，則決議就能通過(guò)。但A還具有否決權(quán)，即只要A不同意，即使其他人都同意也不能通過(guò)。用與非門實(shí)現(xiàn)設(shè)計(jì)并畫出電路圖。,解:(1) 根據(jù)題意列出真值表：,(2) 由卡諾圖的化簡(jiǎn)的表達(dá)式：,1表示同意，0表示不同意。,1表示通過(guò)，0表示不通過(guò)。,例：試用與非門和反相器設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換成余3碼的電路。,解(1) 設(shè)電路的輸入變量ABCD為8421BCD碼，輸出變量Y1、 Y2 、 Y3 、 Y4為余3碼。,1,1,1,1,1,3.5組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 一、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)（險(xiǎn)象）的原因： 1、競(jìng)爭(zhēng)現(xiàn)象：多個(gè)信號(hào)到達(dá)某一點(diǎn)有時(shí)差所引起的現(xiàn)象。 2、冒險(xiǎn)：電路中競(jìng)爭(zhēng)現(xiàn)象的存在，使得輸入信號(hào)的變化可能引起輸出信號(hào)出現(xiàn)非預(yù)期的錯(cuò)誤輸出，這一現(xiàn)象稱謂冒險(xiǎn)。并不是所有的競(jìng)爭(zhēng)都會(huì)產(chǎn)生錯(cuò)誤輸出。通常，把不產(chǎn)生錯(cuò)誤輸出的競(jìng)爭(zhēng)稱謂非臨界競(jìng)爭(zhēng)，而導(dǎo)