1、1,第2章 微型計算機(jī)基礎(chǔ),2,主要內(nèi)容：,微型機(jī)的構(gòu)成及工作原理 8088/8086 CPU的結(jié)構(gòu)及工作原理 系統(tǒng)總線,3,2.1 微型機(jī)的基本結(jié)構(gòu),4,微型計算機(jī)的物理結(jié)構(gòu),5,微機(jī)主板的典型硬件構(gòu)成,CPU插座 芯片組（南北橋/HUB） 內(nèi)存插槽 高速緩存（現(xiàn)已集成到CPU內(nèi)部） 系統(tǒng)BIOS，硬件控制 CMOS，存放硬件配置參數(shù) 總線擴(kuò)展槽，PCI、ISA 串行、并行接口 軟/硬盤、光驅(qū)插座,6,2.1.1微型機(jī)的結(jié)構(gòu)組成,微型計算機(jī)的概念結(jié)構(gòu)由運算器、控制器、存儲器、輸入輸出系統(tǒng)五部分組成。 從功能部件上分：微型計算機(jī)的硬件系統(tǒng)結(jié)構(gòu)主要由CPU 、存儲器（RAM ROM）、I/O接口

2、、 I/O設(shè)備、總線組成。,7,微型機(jī)的系統(tǒng)結(jié)構(gòu)框圖,Address bus， AB,Control bus， CB,RAM,ROM,I/O接口,外設(shè),Data bus， DB,CPU,8,1)硬件系統(tǒng)核心CPU,計算機(jī)的控制中心，提供運算、判斷能力 構(gòu)成：ALU、CU、Registers（p29） CPU的位數(shù)：4位、 8位、 16位、 32位 是指一次能處理的數(shù)據(jù)的位數(shù),9,10,2)存儲器,存放程序和數(shù)據(jù)的記憶裝置 用途：存放程序和要操作的各類信息（數(shù)據(jù)、文字、圖像、。） 內(nèi)存：ROM、RAM 特點：隨機(jī)存取，速度快，容量小 外存：磁盤、光盤、半導(dǎo)體盤、 特點：順序存取/塊存取，速度慢，

3、容量大,11,存儲器,內(nèi)存單元的地址和內(nèi)容 內(nèi)存容量 內(nèi)存的操作 內(nèi)存的分類,12,內(nèi)存單元的地址和內(nèi)容,內(nèi)存包含有很多內(nèi)存單元(每個內(nèi)存單元包含8bit)，為區(qū)分不同的內(nèi)存單元，計算機(jī)對每個內(nèi)存單元進(jìn)行編號，內(nèi)存單元的編號就稱為內(nèi)存單元地址,1 0 1 1 0 1 1 0,38F04H,內(nèi)存單 元地址,內(nèi)存單 元內(nèi)容,. . .,. . .,7 6 5 4 3 2 1 0,13,內(nèi)存容量,8088/8086的內(nèi)存地址編排為00000FFFFFH 注意：內(nèi)存空間與內(nèi)存容量的區(qū)別 內(nèi)存容量：某微機(jī)配置2條128MB的SDRAM內(nèi)存條， 其內(nèi)存容量為256MB 內(nèi)存空間：又稱為存儲空間、尋址范圍，

4、是指微機(jī)的 尋址能力，與CPU的地址總線寬度有關(guān),14,內(nèi)存操作,讀：將內(nèi)存單元的內(nèi)容取入CPU，原單元內(nèi)容不改變； 寫：CPU將信息放入內(nèi)存單元，單元中原內(nèi)容被覆蓋； 刷新：對CPU透明，僅動態(tài)存儲器有此操作 內(nèi)存的讀寫的步驟為： CPU把要讀寫的內(nèi)存單元的地址放到AB上 若是寫操作， CPU緊接著把要寫入的數(shù)據(jù)放到DB上 CPU發(fā)出讀寫命令 數(shù)據(jù)被寫入指定的單元或從指定的單元讀出到DB 若是讀操作， CPU緊接著從DB上取回數(shù)據(jù),15,CPU把要讀的內(nèi)存單元的地址放到AB上 CPU發(fā)出讀寫命令 數(shù)據(jù)從指定的單元讀出到DB CPU緊接著從DB上取回數(shù)據(jù),讀操作過程,16,CPU把要寫的內(nèi)存單

5、元的地址放到AB上 CPU緊接著把要寫入的數(shù)據(jù)放到DB上 CPU發(fā)出寫命令 數(shù)據(jù)被寫入指定的單元,17,3)輸入/輸出接口,簡寫為I/O接口，是CPU與外部設(shè)備間的橋梁,CPU,I/O 接口,外設(shè),18,接口的功能,提供驅(qū)動外設(shè)的電壓或電流； 匹配計算機(jī)與外設(shè)之間的信號電平、速度、信號類型、數(shù)據(jù)格式等； 緩存發(fā)給外設(shè)的數(shù)據(jù)、控制命令和外設(shè)提供的運行狀態(tài)信息； DMA控制和中斷控制。,19,4)總線BUS,連接多個功能部件的一組公共信號線 地址總線AB：用來傳送CPU輸出的地址信號，確定被訪問的存儲單元、I/O端口。地址線的根數(shù)決定了CPU的尋址范圍。 CPU的尋址范圍 = 2n， n為地址線根

6、數(shù) 數(shù)據(jù)總線DB：在CPU與存儲器、I/O接口之間數(shù)據(jù)傳送的公共通路。數(shù)據(jù)總線的條數(shù)決定CPU一次最多可以傳送的數(shù)據(jù)寬度。 控制總線CB：用來傳送各種控制信號,20,2.1.2 微型機(jī)的軟件系統(tǒng),軟件：為運行、管理和維護(hù)計算機(jī)系統(tǒng)或為實現(xiàn)某一功能而編寫的各種程序的總和及其相關(guān)資料。,系統(tǒng)軟件,應(yīng)用軟件,操作系統(tǒng) 編譯系統(tǒng) 網(wǎng)絡(luò)系統(tǒng) 工具軟件,軟件,21,2.1.3 微型機(jī)的工作過程,（馮-諾伊曼計算機(jī)） 程序預(yù)先存放在計算機(jī)的存儲器中，計算機(jī)按程序的流程自動地連續(xù)取出指令并執(zhí)行之。 為實現(xiàn)自動連續(xù)地執(zhí)行程序，控制器內(nèi)設(shè)置有程序計數(shù)器PC，它可根據(jù)指令的長度自動增量（總是指向下一條指令）。只要給

7、出程序中第一條指令的地址，控制器就可依據(jù)程序中的指令順序地取指令、譯碼、執(zhí)行指令，直到完成。,22,執(zhí)行指令的三個基本步驟：取指、譯碼和執(zhí)行,取指令；PC增量，指向 下條指令,譯碼,執(zhí)行,N,23,存儲程序計算機(jī)的工作原理,控制器按預(yù)先存放在計算機(jī)存儲器中的程序的流程自動地連續(xù)取出指令并執(zhí)行之。,運算器,輸出設(shè)備,控制器,輸入設(shè)備,存儲器,指令流,控制命令,數(shù)據(jù)流,24,程序的執(zhí)行過程,程序,指令1,指令2,指令3,指令4,指令n, ,取指令,指令譯碼,取操作數(shù),執(zhí)行指令,存結(jié)果,指令周期,操作碼,操作數(shù),執(zhí)行,1。CPU如何知道從哪里取出程序的第一條指令？操作系統(tǒng) 2。CPU如何按程序控制流

8、執(zhí)行指令？程序計數(shù)器 3。CPU如何知道從哪里取操作數(shù)？地址、尋址方式,25,例：計算5+8（p35）,匯編語言程序?qū)?yīng)的機(jī)器指令 對應(yīng)的操作 - - - MOV AL, 5 10110000 將立即數(shù)1傳送到累加寄存器AL中 00000101 ADD AL, 8 00000100 計算兩個數(shù)的和，結(jié)果存放到AL中 00001000 HLT 11110100 停機(jī),指令執(zhí)行過程見下頁圖,26,指令執(zhí)行過程(取指/譯碼/執(zhí)行),累加器A,加法器,數(shù)據(jù)寄存器DR,指令寄存器IR,指令譯碼器ID,時序邏輯電路,時序控制信號（控制命令）,1011 0000,0000 0101,0000 0100,00

9、00 1000,1111 0100,內(nèi)部總線,存儲器,0 1 2 3 4,程序計數(shù)器PC,地址,MOV A, 5 ADD A, 8 HLT,地址總線,地 址 譯 碼 器,讀寫控制電路,1011 0000,鎖存,輸出,地址寄存器AR,27,2.2 8088微處理器,主要內(nèi)容： 8088CPU外部引線及功能； 8088CPU的內(nèi)部結(jié)構(gòu)和特點； 各內(nèi)部寄存器的功能； 8088的工作時序。,28,2.2.1 概述,8088、8086基本類似 16位CPU、AB寬度20位 差別： 指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié) 數(shù)據(jù)總線引腳：8088有8根，8086有16根 8088為準(zhǔn)16位CPU，

10、內(nèi)部DB為16位，但外部僅為8位，16位數(shù)據(jù)要分兩次傳送 本課程主要介紹8088（IBM PC采用）,29,8088CPU的兩種工作模式,8088可工作于兩種模式： 最小模式： 總線由芯片本身的引腳直接引出。僅需4片外圍芯片便可構(gòu)成一個小型應(yīng)用系統(tǒng)，為單處理機(jī)模式。 最大模式： 系統(tǒng)總線由8088和總線控制器8288共同構(gòu)成。這種模式下構(gòu)成的微型機(jī)除8088 CPU以外，還可以接一個協(xié)處理器8087，構(gòu)成多微處理器系統(tǒng)；,30,8088 CPU,8284 時鐘 發(fā)生器,數(shù)據(jù),控制,8155 RAM I/O 定時器,8755A EPROM,I/O,8185 1K8 RAM,端口A,端口B,端口C

11、,端口A,端口B,CLOCK TIMER,地址,圖 2-13 最小的8088系統(tǒng),31,指令的一般執(zhí)行過程： 取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果,指令預(yù)取隊列(IPQ),32,串行工作方式：,8088以前的CPU采用串行工作方式： 1）CPU執(zhí)行指令時總線處于空閑狀態(tài) 2）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成,取指令 1,執(zhí)行 1,取操 作數(shù)2,執(zhí)行 2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,存結(jié)果 1,取指令 2,33,并行工作方式：,取指令2,取操作數(shù),BIU,存結(jié)果,取指令3,取操作數(shù),取指令4,執(zhí)行1,執(zhí)行2,執(zhí)行3,EU,BUS,忙碌,忙碌,忙碌,

12、忙碌,忙碌,忙碌,34,8088的指令流水線,8088 CPU包括兩大部分：EU和BIU EU不斷地從指令隊列中取出指令并執(zhí)行。指令隊列出現(xiàn)空字節(jié)時，BIU就自動執(zhí)行一次取指令周期，從內(nèi)存中取出后續(xù)的指令代碼放入隊列中；當(dāng)遇到跳轉(zhuǎn)指令時， BIU就使指令隊列復(fù)位，從新地址取出指令，并立即傳給EU去執(zhí)行。,35,結(jié)論,指令隊列的存在使EU和BIU兩個部分可同時進(jìn)行工作，從而 提高了CPU的效率； 降低了對存儲器存取速度的要求 新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令，例如，PIII為14個階段，P4為20個階段(超級流水線),36,2.2.3 8088 CPU的引線及功能

13、,引腳定義的方法可大致分為： 每個引腳只傳送一種信息（RD等）； 引腳電平的高低代表不同的信號（IO/M等）； CPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）； 分時復(fù)用引腳（AD7 AD0 等） ；為了減少芯片的引腳，8088的許多引腳具有雙重定義和功能，可以分時復(fù)用；即在不同時刻，這些引線上的信號是不同的。 引腳的輸入和輸出分別傳送不同的信息。,37,2.2.3 8088的外部引腳及其功能,40條引腳， 雙列直插式封裝,=1，最小模式 =0，最大模式,地址、段寄存器狀態(tài)復(fù)用；S6=0， S5=IF， S4S3=00，ES S4S3=01，SS S4S3=10，CS S4S3=

14、11，DS,=1，訪問輸入輸出端口； =0，訪問存儲器,數(shù)據(jù)允許信號，數(shù)據(jù)總線上有有效數(shù)據(jù)；,數(shù)據(jù)傳送方向控制信號， =1，CPU發(fā)送數(shù)據(jù)； =0，CPU接收數(shù)據(jù)；,輸入信號，由內(nèi)存或I/O設(shè)備發(fā)出。,地址鎖存允許信號，ALE=1，,可屏蔽中斷請求輸入信號；,系統(tǒng)狀態(tài)信號輸出；,38,SS0與IO/M、DT/R共同決定了最小模式下當(dāng)前總線周期的狀態(tài)。,39,表2-3 復(fù)位后的內(nèi)部寄存器狀態(tài),40,主要引線（最小模式下）,8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。 數(shù)據(jù)信號線(DB)與地址信號線(AB)： AD7AD0：三態(tài)，地址

15、/數(shù)據(jù)復(fù)用線。ALE有效時輸出地址的低8位。傳送數(shù)據(jù)信號時為雙向。 A19A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號 S6-S3分時復(fù)用。 A15A8 ：三態(tài)，輸出。輸出8位地址信號。,41,主要的控制和狀態(tài)信號,WR： 三態(tài)，輸出。寫命令信號； RD： 三態(tài)，輸出。讀命令信號； IO/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是I/O接 口。高：I/O接口，低：內(nèi)存 DEN：三態(tài)，輸出。低電平時，表示DB上的數(shù)據(jù)有效； RESET：輸入，為高時，CPU執(zhí)行復(fù)位； ALE： 三態(tài)，輸出。高：AB地址有效； DT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出， 低：CPU輸入,42,例：,當(dāng)

16、WR=1，RD=0，IO/M=0時，表示CPU當(dāng)前正在進(jìn)行讀存儲器操作。,43,READY信號(輸入)：,用于協(xié)調(diào)CPU與存儲器、I/O接口之間的速度差異 READY信號由存儲器或I/O接口發(fā)出。,READY=0時，CPU就在T3后插入TW周期，插入的TW個數(shù)取決于READY何時變?yōu)楦唠娖健?44,中斷請求和響應(yīng)信號,INTR：輸入，可屏蔽中斷請求輸入端。 高：有INTR中斷請求 NMI：輸入，非屏蔽中斷請求輸入端。 低高，有NMI中斷請求 INTA：輸出，對INTR信號的響應(yīng)。,45,總線保持信號,HOLD：總線保持請求信號輸入端。當(dāng)CPU 以外的其他設(shè)備要求占用總線時， 通過該引腳向CPU

17、發(fā)出請求。 HLDA：輸出，對HOLD信號的響應(yīng)。為高 電平時，表示CPU已放棄總線控制 權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠?態(tài)。,46,2.2.4 8088CPU的功能結(jié)構(gòu),8088內(nèi)部由兩部分組成： 執(zhí)行單元（EU）execution unit 總線接口單元（BIU）bus interface unit,47,圖 2-16 8088處理器內(nèi)部結(jié)構(gòu)框圖,8088總線,地址總線,1.算術(shù)邏輯單元ALU、 2.通用寄存器、 3.標(biāo)志寄存器、 4.EU控制電路；,1.段寄存器 2.指令指針 寄存器 3.指令隊列 4.地址加法器 5.總線控制器,48,執(zhí)行單元EU,功能: 執(zhí)行指令 從指令隊列中取指令代

18、碼 譯碼 在ALU中完成數(shù)據(jù)的運算 運算結(jié)果 的特征保存在標(biāo)志寄存器FLAGS中。,49,總線接口單元BIU,功能： 從內(nèi)存中取指令送入指令預(yù)取隊列 負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送 在執(zhí)行轉(zhuǎn)移程序時，BIU使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。,50,存儲器尋址,物理地址 CPU送到AB上的20位的地址稱為物理地址 8088：20根地址線，可尋址220(1MB)個存儲單元,51,物理地址,物理地址,. . 60000H 60001H 60002H 60003H 60004H . . .,12H,F0H,1BH,08H,存儲器的操作完全基于物理地址。 問題：

19、 8088的內(nèi)部總線和內(nèi)部寄存器均為16位，如何生成20位地址？ 解決：存儲器分段,52,8086/8088系統(tǒng)中把可直接尋址的1兆的內(nèi)存空間分為段的邏輯區(qū)域。每段的物理長度為64KB。 每段的第一個內(nèi)存單元的物理地址稱為段起始地址，段起始地址必須能被16整除，形式如XXXX0H，XXXXH為段基址，即段起始地址的高16位。段基址存在段寄存器CS、 DS、 SS、 ES中。相對于該段起始地址的字節(jié)數(shù)稱為偏移量；段基址和段內(nèi)偏移量又稱為邏輯地址。段起始地址可由軟件指定。 每個段都由連續(xù)的存儲單元構(gòu)成，并且獨立尋址。,存儲器如何分段？,53,邏輯地址,段基地址和段內(nèi)偏移量組成了邏輯地址 段基址 偏

20、移地址(偏移量) 格式為：段基址:段內(nèi)偏移量 如：2000:0370H 物理地址=段基址16+偏移地址,60002H,00H,12H,60000H,0 0 0 0,段基地址（16位）,段首地址, , ,54,CS,DS,SS,ES,IP,內(nèi)部通信寄存器,地址加法器,20位,數(shù)據(jù)總線,16位,段寄存器,地址總線,總線控制邏輯,X X X X 0,16位段基址,偏移地址,地址加法器,20位物理地址,X X X X,55,BIU中的地址加法器用來實現(xiàn)邏輯地址到物理地址的變換 8088 可同時訪問4個段，4個段寄存器指示了每個段的基地址,段基址,段內(nèi)偏移,物理地址,+,16位,20位,0000,56,

21、8位,00000H 04000H 13FFFH 28000H 37FFFH A0000H ACD00H AFFFFH BCCFFH FFFFFH,當(dāng)前代碼段64K,當(dāng)前數(shù)據(jù)段64K,當(dāng)前堆棧段64K,但前附加段64K,CS=0400H IP:,DS=2800H,SS=A000H SP: BP:,ES=ACD0H,段可以重疊,57,例：,已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作數(shù)，其偏移地址=0204H， 1)畫出各段在內(nèi)存中的分布 2)指出各段末地址 3)該操作數(shù)的物理地址=？,解： 各段分布及段首址見右圖所示。 操作數(shù)的物理地址為： 250

22、AH10H+0204H = 252A4H,58,存儲器分段測試：,把1MB的地址空間順序分段，可以分成 個段： 000000FFFFH 為第1段 ？第3段 ？第4段 ？第16段,16,59,存儲器為什么要分段?,因為8088/8086的寄存器都是16位的，無法裝載20位的物理地址，所以它采用了將地址空間分段的方法； 方便存儲器的管理，采用分段甚至分頁來管理，使得多個程序可以并行運行； 分段尋址允許程序在存儲器內(nèi)重定位（浮動），可以把整個程序作為一個整體移到一個新的區(qū)域。允許實模式編寫的程序在保護(hù)模式下運行。程序當(dāng)中使用的地址都是邏輯地址，,60,8088的內(nèi)部寄存器,含14個16位寄存器，按功

23、能可分為三類 8個通用寄存器 4個段寄存器 2個控制寄存器,61,1、通用寄存器,數(shù)據(jù)寄存器（AX，BX，CX，DX） 地址指針寄存器（SP，BP） 變址寄存器（SI，DI）,62,數(shù)據(jù)寄存器,8088含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即： AX AH，AL BX BH，BL CX CH，CL DX DH，DL 常用來存放參與運算的操作數(shù)或運算結(jié)果,63,數(shù)據(jù)寄存器特有的習(xí)慣用法,AX：累加器。多用于存放中間運算結(jié)果。所有 I/O指令必須都通過AX與接口傳送信息； BX：基址寄存器。在間接尋址中用于存放基地址； CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存 放循環(huán)次數(shù)或重復(fù)次

24、數(shù)； DX：數(shù)據(jù)寄存器。在32位乘除法運算時，存放 高16位數(shù)；在間接尋址的I/O指令中存放 I/O端口地址。,64,地址指針寄存器,SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)?偏移地址； BP：基址指針寄存器，常用于在訪問內(nèi) 存時存放內(nèi)存單元的偏移地址。,65,BX與BP在應(yīng)用上的區(qū)別,作為通用寄存器，二者均可用于存放數(shù)據(jù)； 作為基址寄存器，BX通常用于數(shù)據(jù)段，一般與DS或ES搭配使用； BP則通常用于堆棧段，與SS搭配使用。,66,變址寄存器,SI：源變址寄存器 DI：目標(biāo)變址寄存器 變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操

25、作數(shù)的偏移地址。,67,2、段寄存器,用于存放邏輯段的段基地址(邏輯段的概念后面將要介紹) CS：代碼段寄存器 代碼段用于存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器 數(shù)據(jù)段和附加段用來存放操作數(shù) SS：堆棧段寄存器 堆棧段用于存放返回地址，保存寄存器內(nèi)容， 傳遞參數(shù),68,3、控制寄存器,IP：指令指針寄存器，其內(nèi)容為下一條 要執(zhí)行的指令的偏移地址 FLAGS：標(biāo)志寄存器 狀態(tài)標(biāo)志：存放運算結(jié)果的特征 控制標(biāo)志：控制某些特殊操作 6個狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF) 3個控制標(biāo)志位(IF，TF，DF),69,標(biāo)志寄存器FR（Flag Register）、psw CF

26、-進(jìn)位標(biāo)志：算術(shù)運算時有進(jìn)位CF=1，無進(jìn)位CF=0 PF-奇偶標(biāo)志：邏輯運算結(jié)果“1” 的個數(shù)為偶數(shù)PF=1 AF-輔助進(jìn)位標(biāo)志：第3位向第4位有進(jìn)位時AF=1 ZF-零標(biāo)志：運算結(jié)果為“0”則ZF=1 SF-符號標(biāo)志：運算結(jié)果為負(fù)數(shù)時SF=1 OF-溢出標(biāo)志：運算結(jié)果超出規(guī)定范圍OF=1 IF-中斷允許標(biāo)志：IF=1中斷允許 DF-方向標(biāo)志， DF=0地址加1 TF-跟蹤標(biāo)志，TF=1，為單步工作方式,D0,算術(shù)邏輯運算影響標(biāo)志位，傳送指令不影響,70,4、8088/8086 CPU的特點,采用并行流水線工作方式 對內(nèi)存空間實行分段管理： 每段大小為64KB 段地址寄存器指示段的首地址 用

27、段地址和段內(nèi)偏移實現(xiàn)對1MB空間的尋址 分段尋址允許程序在存儲器內(nèi)重定位（浮動）； 支持多處理器系統(tǒng)； 片內(nèi)沒有浮點運算部件，浮點運算由數(shù)學(xué)協(xié)處理器8087支持（也可用軟件模擬） 注：80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為標(biāo)準(zhǔn)部件集成到CPU內(nèi)部,71,5、工作時序,時序的概念：CPU各引腳信號在時間上的關(guān)系。 時鐘周期：每個時鐘脈沖的持續(xù)時間成為一個時鐘周期，用Ti表示，由時鐘發(fā)生器產(chǎn)生，是CPU工作的基本時間單位。PC/XT時鐘頻率4.77MHz，時鐘周期是210ns。 總線周期：CPU完成一次訪問內(nèi)存(或接口)操作所需要的時間。8088執(zhí)行存儲器讀或存儲器寫操作需用4個時鐘周期。

28、 8088的總線周期由4個時鐘周期組成，稱為T1、T2、T3、T4狀態(tài)； 指令周期P：由若干個總線周期組成。是從取指令開始到指令執(zhí)行完畢所需要的時間。,72,一個總線周期,時鐘發(fā)生器,RES,8284,CLK,RESET,8088,IO/M,RD,WR,ALE,A19A16,A15A8,+5V,MN/MX,一個典型的總線周期,T1,T2,T3,T4,73,地址輸出,狀態(tài)輸出,地址輸出,地址輸出,數(shù)據(jù)輸入,低電平=讀存儲器，高電平=讀I/O接口,CLK,A19S6A16S3,A15A8,AD7AD0,ALE,IO/M,DT/R,DEN,圖 2-21 8088讀總線周期,RD,T1,T2,T3,T

29、4,74,一個總線周期,地址輸出,狀態(tài)輸出,地址輸出,地址輸出,數(shù)據(jù)輸入,低電平=寫存儲器，高電平=寫I/O接口,T1,T2,T3,T4,CLK,A19S6A16S3,A15A8,AD7AD0,ALE,IO/M,WR,DT/R,DEN,圖 2-22 8088寫總線周期,利用READY信號，使CPU達(dá)到可靠地 讀寫內(nèi)存和I/O接口的目的,75,2.3 系統(tǒng)總線,主要內(nèi)容： 總線的基本概念和分類； 總線的工作方式； 常用系統(tǒng)總線標(biāo)準(zhǔn)。,76,一、概述,總線： 是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。是計算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通道。,地址總線（AB） 數(shù)據(jù)總線（DB） 控制

30、總線（CB）,77,總線分類,CPU總線：CPU 外圍部件 系統(tǒng)總線：主機(jī)I/O接口 外部總線：微機(jī)外設(shè),片內(nèi)總線 片外總線,按相對 CPU的位置,按層次 結(jié)構(gòu),78,總線結(jié)構(gòu),單總線結(jié)構(gòu) 簡單，但總線競爭嚴(yán)重,79,多總線結(jié)構(gòu),面向CPU的雙總線結(jié)構(gòu) 面向主存的雙總線結(jié)構(gòu),雙總線結(jié)構(gòu) 多總線結(jié)構(gòu),80,在多總線結(jié)構(gòu)中，以雙總線結(jié)構(gòu)為主；,（1）面向CPU的雙總線結(jié)構(gòu),81,（2）面向主存儲器的雙總線結(jié)構(gòu),82,（3）現(xiàn)代微機(jī)中的多總線結(jié)構(gòu),83,三、常見的系統(tǒng)總線, 物理特性 物理特性指的是總線物理連接的方式。包括總線的根數(shù)、總線的插頭、插座是什么形狀的、引腳是如何排列的等。例如IBM PC

31、/XT機(jī)的總線共62根線，分兩排編號。當(dāng)插件板插到槽中后，左面是B面，引腳排列順序是B1B31，右面是A面，引腳排列順序是A1A31，A面是元件面。,84, 功能特性,功能特性描寫的是這一組總線中每一根線的功能是什么。從功能上看，總線分成三組：地址總線，數(shù)據(jù)總線和控制總線。 電器特性 電器特性定義每一根線上信號的傳遞方向、有效電平范圍。地址線和數(shù)據(jù)線都是高電平有效?？刂凭€低電平有效。,85, 時間特性,時間特性定義了每根線在什么時間有效。 也就是說用戶什么時間可以用總線上的信號、或者用戶什么時候把信號提供給總線，CPU才能正確無誤地使用。,86,總線的帶寬：每秒鐘傳送多少字節(jié)，單位是字節(jié)/秒（

32、B/s），或MB/s 總線的寬度：總線同時傳送的數(shù)據(jù)位數(shù)，如16位、32位、64位； 總線的工作頻率：就是總線的時鐘頻率MHz； 總線的帶寬BW=總線的寬度/8 總線的工作頻率/每個總線周期的時鐘數(shù)；,總線的性能指標(biāo),87,PC-XT總線：81年推出的基于8位機(jī)PC/XT的總線，稱為PC總線； ISA（Industry Standard Architecture)工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線，98根，總線的寬度16位，工作頻率8MHz，最大數(shù)據(jù)傳輸率是16MB/s； 它是由IBM公司在1984年為PC/AT（286）微型計算機(jī)定制的，也叫AT總線，ISA插槽為黑色。它的低速總線特性限制了多個設(shè)備共享資

33、源，因此，到1990年逐漸被PCI插槽代替。,常見的系統(tǒng)總線：,88,PC-XT總線 ISA總線插座插槽一般為黑色。,B1 A1,B31 A31,D1 C1 D18 C18,B1,A1,B31,A31,89,EISA總線：擴(kuò)展工業(yè)標(biāo)準(zhǔn)總線。198根，總線寬度32位，是為32位的386機(jī)設(shè)計的。工作頻率8M，最大數(shù)據(jù)傳輸率33M。EISA和ISA完全兼容?？Х壬?。 MCA(micro channel architecture)微通道總線結(jié)構(gòu)，IBM公司專為PS/2系統(tǒng)開發(fā)。 PCI（Peripheral Component Interconnect ）局部總線（外圍部件互聯(lián)總線）：PCI 32的

34、總線寬度32位，工作頻率33M，最大數(shù)據(jù)傳輸率133MB/s，124針插槽。PCI 64采用188針插槽，總線寬度64位，工作頻率66M，最大數(shù)據(jù)傳輸率528MB/s 。,90,特點:即插即用；白色。它在CPU和外圍設(shè)備之間提供了一條獨立的數(shù)據(jù)通道，因而叫局部總線。它使得每種設(shè)備都能直接和CPU 取得聯(lián)系。 可以把PCI局部總線看作是一個獨立的處理器使用，不局限于80X86。 PCI總線能支持高達(dá)10個外圍設(shè)備，其中的某些外圍設(shè)備必須嵌入到系統(tǒng)主板上。 它支持總線主控方式,允許多處理機(jī)系統(tǒng)中的任何一個微處理機(jī)成為總線主控設(shè)備，對總線操作進(jìn)行控制。 它與ISA、EISA 微通道等多種總線兼容.,

35、91,支持5V和3.3V兩種擴(kuò)充插槽： PCI總線規(guī)定了三種不同種類的PCI板（一種是3.3V，一種是5V，另一種是通用的）,明確規(guī)定3.3V PCI不能插到5V插槽內(nèi)，反之亦然，通用PCI板在兩種類型的插槽上都能工作。 每一個PCI卡都配備有一個大小為256字節(jié)的配置存儲器。其中的前64個字節(jié)為一個標(biāo)準(zhǔn)標(biāo)題內(nèi)容簡介,其內(nèi)配備有有關(guān)PCI卡類型、制造廠家、版本、卡的當(dāng)前狀態(tài)、Cache大小，總線延遲時間等信息。余下的那192個字節(jié)信息則視不同卡而定。,92,局部總線控制器PCI,CPU,Cache,局部總線加速器,主存儲器,CPU總線,PCI總線,ISA總線,PCI的體系結(jié)構(gòu),93,芯片組,C

36、PU的外圍控制芯片，通常為2片 兩種架構(gòu)：南北橋、HUB（加速中心） 南北橋 北橋提供PCI橋接、AGP接口、CPU/主存/高速緩存的連接 南橋提供USB、IDE、FDD、HDD、串/并口及ISA橋接 例如：Intel 440BX、VIA694(KT133)+686B等 HUB GMCHAGP接口、存儲器通道 ICHPCI橋接、IDE控制器、USB、串/并口 FWH系統(tǒng)BIOS、顯示BIOS、隨機(jī)數(shù)發(fā)生器 例如：Intel 810、Intel 815、Intel845等,94,CPU,北橋,南橋,RAM,Cache,AGP,CRT,BIOS,KBD，Mouse 串行/并行接口 HDD/CDRO

37、M(IDE) FDD USB,PCI,ISA,前端總線/CPU總線,接口卡,外設(shè),總線擴(kuò)展槽,95,2.3.4 8088系統(tǒng)總線,最小模式僅支持單處理器（p65圖2-32） 主要解決的問題： 地址與數(shù)據(jù)的分離 地址鎖存,96,地址輸出,狀態(tài)輸出,地址輸出,地址輸出,數(shù)據(jù)輸入,低電平=讀存儲器，高電平=讀I/O接口,CLK,A19S6A16S3,A15A8,AD7AD0,ALE,IO/M,DT/R,DEN,圖 2-21 8088讀總線周期,RD,T1,T2,T3,T4,97,圖 2-32 8088的最小模式下的總線,+5V,時鐘發(fā)生器,RES,8284,CLK,RESET,8088,IO/M,R

38、D,WR,ALE,A19A16,A15A8,AD7AD0,DT/R,DEN,STB,OE,STB,OE,STB,OE,8282,8282,8282,8286,OE,T,IO/M,RD,WR,A19 | A16,A15 | A8,A7 | A0,D7 | D0,系統(tǒng)總線信號,8088,+5V,MN/MX,READY,98,最小模式下,1、若8088CPU的驅(qū)動能力不夠，可以加上總線驅(qū) 動器74LS244進(jìn)行驅(qū)動； 2、按此構(gòu)成的系統(tǒng)總線還不能進(jìn)行DMA 傳送；,99,常用接口芯片介紹,8282 / 74LS373 具有三態(tài)輸出的鎖存器 內(nèi)部包含8個D觸發(fā)器 引腳： DI0DI7 輸入 DO0DO

39、7 輸出 STB 鎖存信號 OE 輸出允許 功能： STB = 1 鎖存數(shù)據(jù) OE = 0 將鎖存的數(shù)據(jù)輸出,100,DI0,DI1,DI2,DI3,DI4,DI5,DI6,DI7,DO0,DO1,DO2,DO3,DO4,DO5,DO6,DO7,8282 / 74LS373,D,Q,CLK,STB,1,1,OE,圖 2-34 8282具有三態(tài)輸出的鎖存器,101,總線驅(qū)動器,8286 / 74LS245 雙向數(shù)據(jù)總線驅(qū)動器 引腳： A0A7和B0B7 雙向數(shù)據(jù)線 OE 輸出允許 T 方向控制 功能： OE=0時，門導(dǎo)通； 門導(dǎo)通時: T=0，BA；T=1，AB,102,A0,B0,A1,A2,A3,A4,A5,A6,A7,B1,B2,B3,B4,B5,B6,B7,8286,OE,T,1,1,1,圖 2-35 8286雙向總線驅(qū)動器,74LS245,T=0，B A T=1，A B,103,總線驅(qū)動器,74LS244 三態(tài)門驅(qū)動器（含8個門） 引腳： I1I8和O1O8 輸入線和輸出線 E1#，E2# 使能信號，各控制4個三態(tài)門 功能： E1#=0，E2#=0，門導(dǎo)通，否則輸出為高阻態(tài),104,1,2,3,4,5,6,7,8,9,10,11,12,13,