1、概述,以硅基器件為代表的半導體器件在電子信息技術及產業(yè)中的應用使人類社會已進入了信息化、網絡化時代. 在全球信息化和經濟全球化的進程中, 以通信、計算機、網絡、家電為代表的信息技術和信息產業(yè)獲得了迅猛發(fā)展，而信息技術的迅速發(fā)展依賴于半導體技術的迅猛發(fā)展，所以說，半導體技術是信息技術的基石。,材料,器件,電路,系統(tǒng),MOSFET是超大規(guī)模集成電路芯片（CPU、RAM等）中最重要的器件. CMOS技術因其抗噪聲能力強和靜態(tài)功耗低等優(yōu)點已成為VLSI的主流技術. 近些年，薄膜晶體管（TFT）因在顯示技術、集成傳感器、IC領域有潛在的應用前景而受到廣泛關注。, MOS電路設計,IC設計,器件模型,電路

2、模擬器,（DC、AC及瞬態(tài)分析）, MOSFET模型,器件模型是通過I-V, C-V以及器件中載流子輸運過程描述器件的端特性，這些模型應能夠反映器件在所有工作區(qū)域的特性.分為物理模型和等效電路模型。, 器件物理模型 根據器件的幾何圖形、摻雜分布、載流子輸運方程和材料特性等預測器件的端特性和輸運特性. 特點：1）通常需要二維或三維的數值計算； 2）能揭示器件的內在物理效應； 3）一般只適用于器件物理研究和器件開發(fā)； 4）部分工作區(qū)能找到收斂的解析模型，可應用于電 路模擬器., 等效電路模型 將器件等效成由一些基本單元組成的電路，器件特性由該等效電路特性來描述. 特點：1）可解析求解； 2）不能揭

3、示器件的內在物理效應； 3）適合于電路模擬器.,電路模擬器的功能 1）DC模型-靜態(tài)模型； 2）瞬態(tài)模型-大信號動態(tài)模型； 3）AC模型-小信號模型., 電路模擬器對晶體管模型的要求 準確、簡單, 電路模擬器中常用的器件模型 1）解析模型-模型方程直接由器件物理導出. A）薄層電荷模型（基于表面勢）-該模型在所有工作區(qū)域內連續(xù)；可精確計算；需要迭代求解. B）半經驗解析模型-根據主要的物理現象，對器件的不同工作區(qū)域進行近似求解. 解析模型的優(yōu)點： A）描述了物理過程和幾何結構之間的關系； B）描述了器件的電學特性. 2）查表模型-建立器件特性數據庫（系數表），通過查表得到新器件的電流和電導值.

4、 3）經驗模型-模型方程基于實驗數據的曲線擬合., MOSFET模型參數提取,MOS晶體管模型中的參數一般通過測量大量的不同尺寸（不同溝道長度和寬度）的實驗器件樣品得到（即從各種不同尺寸MOSFET的I-V和C-V曲線中提取模型參數）.,課程主要內容： FET基礎知識回顧 MOSFET主要模型簡介 OTFT基礎知識及模型探討 TFT模型參數提取方案簡介,課程論文題,1、探討TFT器件（非晶硅TFT、ZnO-TFT、P3HT-TFT）閾值電壓的定義、模型及Vth提取方法。 2、探討工作于積累態(tài)的TFT的關態(tài)電流形成機理和模型。 3、探討MIS結構C-V曲線中積累區(qū)電容-頻率依賴特性及建模。 4、

5、探討TFT器件噪聲特性的測試方法及模型。 5、TFT器件中體陷阱態(tài)與界面陷阱態(tài)的形成機理、對I-V和C-V的影響機理以及測試表征方法。 6、 TFT的源、漏接觸電阻的形成機理、表征方法和抑制措施。,非晶硅TFT,多晶硅TFT,有機TFT,第一章MOSFET基礎, 半導體方程, 泊松方程：, 電子與空穴的連續(xù)性方程：,上式中，R = U - G ，U、G 、R 分別為復合率、產生率和凈復合率。R 0 表示凈復合，R 0 表示凈產生。, 電子與空穴的電流密度方程：, 簡化半導體方程,泊松方程：,連續(xù)性方程：,電流密度:, MOSFET結構和工作原理,1、MOSFET的基本結構,2 、MOSFET的

6、工作原理,當 VGSVT（稱為閾值電壓）時,源漏之間隔著P區(qū),漏結反偏,故無漏極電流.當VGS VT 時,柵下的P型硅表面發(fā)生強反型,形成連通源區(qū)和漏區(qū)的N型溝道,產生漏極電流ID. 對于恒定VDS ,VGS越大,則溝道中的可移動電子就越多,溝道電阻就越小,ID 就越大.,VGS來控制溝道的導電性,從而控制漏極電流 ID ,是一種電壓控制型器件.,pnp晶體管載流子輸運示意圖,3、MOSFET的特性,N 溝 MOSFET當：,VT 0時,稱為增強型,為常關型.零柵壓時無導電溝道.,VT 0時,稱為耗盡型,為常開型.零柵壓時有導電溝道.,ID,VGS,VT,0,ID,VGS,VT,0,轉移特性曲

7、線,輸出特性曲線, 線性區(qū) 當VDS 很小時，溝道就象一個其阻值與VDS 無關的固定電阻，這時ID 與VDS 成線性關系,如圖中的OA段所示., 過渡區(qū) 隨著VDS 的增大，漏附近的溝道變薄，溝道電阻增大，曲線逐漸下彎.當VDS增大到VDsat飽和漏源電壓時，漏處的可動電子消失，這稱為溝道被夾斷，如圖中的AB 段所示., 飽和區(qū) 當VDS VD sat 后，溝道夾斷點左移，漏附近只剩下耗盡區(qū).這時ID 幾乎與VDS 無關而保持常數ID sat,曲線為水平直線，如圖中BC段所示., 擊穿區(qū) 當VDS 繼續(xù)增大到BVDS 時，漏結發(fā)生雪崩擊穿，或者漏源間發(fā)生穿通,ID 急劇增大，如圖中CD段所示.

8、,輸出特性曲線,P3HT-TFT with SiO2 as gate dielectric,After 10 days,P3HT-TFT with HfTiO as gate dielectric,實際晶體管特性舉例,P3HT-TFT with SiO2 as gate dielectric,MEHPPV-TFT with SiO2 as gate dielectric,4、MOS的電容, MOS的基本結構, MOS的能帶結構- 功函數差引起的能帶彎曲,（圖4-1）,（圖4-3）, MOS系統(tǒng)中的電荷態(tài),氧化層電荷包括：界面陷阱電荷Qit；固定電荷Qf；氧化層陷阱電荷Qot；可動離子電荷Qm.

9、,* 理解氧化層中各種電荷的來源及對MOS體系中半導體表面能帶彎曲的影響.,平帶電壓：使半導體表面能帶恢復平坦柵極上所需加偏壓., 不同柵偏壓下半導體表面狀態(tài)的變化情況,當Q0=0時,反型時的泊松方程：,0 x Xd,通過一次積分并利用高斯定理，可得硅中感生電荷密度：,耗盡時的泊松方程：,可解得：,由Qs=Qi+Qb，可得反型電荷Qi,利用：,得到柵壓與表面勢的關系：,同時考慮電子和空穴的一般泊松方程：,0 x Xd,一次積分，并利用邊界條件和高斯定理可得：,p型襯底MOS電容在所有工作區(qū)中硅層感生電荷密度Qs與表面勢s的關系如圖所示：,積累區(qū)（s0）：,耗盡區(qū)和弱反型區(qū)(0s2f )：,強反

10、型區(qū)(s2f )：, MOS結構的電容電壓關系,定義式：,又,即：,推知：,圖4-16 MOS電容等效電路, MIS結構電容器的等效電路推導,由高斯定理：,可得,對于小信號，將Qs(t)泰勒展開，保留前兩項，可得,（1）,代入（1）整理得,所以, 多數載流子響應時間,在積累狀態(tài)和耗盡狀態(tài)時，電容來源于多數載流子對交流小信號的響應引起的流入和流出硅耗盡層。,當外加交流小信號的周期遠大于半導體層的介電遲豫時間時多數載流子能跟隨小信號的變化而變化。即:,這里，, 少數載流子響應時間,在反型狀態(tài)下，當外加交流小信號的周期遠大于少數載流子響應時間時，少數載流子能跟隨小信號的變化而變化。即:,（少子響應時

11、間）, 少數載流子響應機理,（1）從背接觸通過擴散、漂移產生（高溫）,（2）耗盡層中的產生與復合（室溫）,（3）外部反型層提供（反型層不是由柵壓引起）,（1）和（2）的溫度點位置決定于半導體中能隙中央位置陷阱能級密度大小。, 擴散模式,(a)、(b)為少子通過擴散方式流過MOS電容的能帶圖,負半周：反型層空穴漂移至表面而增加，耗盡層的空穴產生濃度梯度，準中性區(qū)形成空穴向半導體表面擴散，中性區(qū)空穴和電子的俘獲減弱（發(fā)射占主導），引起電子從陷阱態(tài)中發(fā)射，進入導帶而流出。,正半周：反型層表面空穴減少，耗盡層的空穴產生濃度梯度，準中性區(qū)形成空穴向基底擴散，中性區(qū)空穴和電子的俘獲占主導，引起空穴被陷阱態(tài)

12、中俘獲，與導帶注入電子復合。, 產生與復合模式,耗盡層中的載流子（空穴）在小信號電場作用下被驅使至硅表面（耗盡層）,耗盡層中載流子(空穴)減少（或過剩）,耗盡層產生占主導 （空穴被陷阱俘獲）,空穴（或電子）補充其減少，產生的電子通過底歐姆接觸流出（流入）導帶,(以n-Si為例),(c)、(d)為少子通過產生復合方式流過MOS電容的能帶圖,界面陷阱：在能隙中存在能級分布。（來源？）,體陷阱：在能隙中存幾個特定能級位置。（來源？）,在強反型狀態(tài)下，靠近能隙中央的體陷阱對產生與復合起主導作用。,通過陷阱形成有效產生與復合的條件： （1）陷阱能級離費米能級幾個kT/q(陷阱能級俘獲與發(fā)射隨小信號變化）

13、。 （2）空穴和電子的俘獲與發(fā)射率相同。（能隙中央附近的陷阱）。,在強反型狀態(tài)下，界面陷阱通常只滿足兩個條件中的一個，難以同時滿足兩個條件。,注: (1) 強反型，產生與復合電流不隨柵壓變化。 (2) 界面陷阱密度1010 cm-2eV-1,界面陷阱可同時滿足兩條件。, 電子（空穴）俘獲與發(fā)射導納,可以推證：,由串聯RC網絡分析可得：,俘獲與發(fā)射形成電子電流可表示為：,同理空穴俘獲與發(fā)射形成導納為：,由串聯RC網絡分析可得：, MIS完整的等效電路,實際MOS結構電容C-V曲線：,C-V and G-V of Au/P3HT/HfO2/Si capacitors.(a) annealed in

14、 O2,(b) NH3,C-V of Au/P3HT/SiO2/Si capacitors.,C-V of various MIS structures as a function of test frequency. (a) Au/SiO2/Si structure, (b) Au/P3HT/SiO2/Si structure, (c) Au/HfTiO/Si structure, (d) Au/P3HT/HfTiO/Si structure.,5、MIS的C-V測試的應用,采用光照下深耗盡高頻C-V測試(photonic DD HF-CV) 表征界面態(tài),(Ref. IEEE T.E.D.

15、50( 4): 1131, 2003),采用低頻C-V測試表征界面態(tài),Ref. AP.L., 92: 133512 2008,采用多頻C-V測試表征界面態(tài),Ref. IEEE EDL, 31(3): 231, 2010,1、襯底均勻摻雜的MOSFET的閾值電壓,第二章MOSFET閾值電壓模型,模型假設: (1) 長溝和寬溝，不考慮邊緣效應; (2) 緩變溝道近似-沿溝道方向的電場遠小于垂直溝道方向的電場;（一維泊松方程有效） (3) 溝道表面勢和電荷沿溝道方向受Vds、Vsb控制; 由Vds和Vsb引起的溝道電勢Vcb(y)為,y=0(源端）,y=L(漏端）,表面勢變?yōu)椋簊+Vcb(y),在V

16、ds很小時，s+Vsb(y)代替s(y),且Vgb=Vgs+Vsb,MOSFET三個工作區(qū)域,積累區(qū),耗盡區(qū),反型區(qū),閾值電壓：當硅表面出現強反型時所加的柵偏壓.,剛反型時，QiQb, 所以：,Si為強反型時的s（=2f）,強反型時有：,故閾值電壓表示式為：,式中,VgsVth,s不隨Vgs變化 即s鎖定。,影響Vth的因素？,2、襯底非均勻摻雜的MOSFET的閾值電壓,強反型條件判據：,1),-適于低劑量的溝道注入.,2) 表面少子濃度等于耗盡區(qū)邊緣多子濃度時為強反型.,3) 反型區(qū)電荷密度Qi和耗盡區(qū)電荷密度Qb對表面勢s的微分相等時為強反型，即：,所以，,增強型器件Vth 模型,增強型器

17、件淺注入模型：調閾值電壓的注入深度淺，注入雜質位于無限薄的硅層中，即位于Si-SiO2界面.,Di為注入劑量.,增強型器件深注入模型,1) 耗盡層寬度XdmXi(注入深度）-認為表面雜質均勻分布.,式中,2) 耗盡層寬度XdmXi(注入深度）,關鍵是如何表達Qb? (p.196),增強型器件摻雜變換模型,背景: (1) Vsb1 V ; (2) Xi與Xdm相比擬 思路：雜質變換 將實際雜質分布變換成等效摻雜濃度Neq和深度Xeq。 該模型條件：-以尺寸無關雜質變換 （1）溝道區(qū)內的總感應電荷Qs守恒； （2）表面勢 為常數。,由條件（1）得：,由條件（2）得：,Nb,Ns,Xi,Xeq,Ne

18、q,補償器件Vth 模型-溝道注入與襯底或阱中雜質類型相反的雜質,N,Nb,X,Ns,Xi,Xdm,利用耗盡層近似下泊松方程及其邊界條件可得：,利用,可推知：,Vth 經驗模型,式中G11和G12為擬合因子，通過實驗數據擬合而得.,耗盡型器件Vth 模型,圖5.12 n溝耗盡型MOSFET的截面圖(a)和電荷分布圖(b),對于耗盡型器件，在Vgs0時，溝道是導通的. 溝道夾斷時，在柵極上所加的電壓為閾值電壓Vth.,溝道雜質階梯分布近似,d為耗盡型器件的體因子，當NsNb時，Vth近似為,式中,式中,0,夾斷條件：Qim=Qjn+Qsc； Xi=Xs+Xn,Xn由pn理論在耗盡近似計算得到，再

19、計算出Qjn,Xs為表面耗盡層寬度，由MOSFET電容采用耗盡近似得到，再計算出Qsc,再利用夾斷時Vgs=Vth，得到：,短溝道效應下的Vth 模型,源、漏端pn結分享溝道區(qū)電荷，使溝道耗盡區(qū)呈梯形。,短溝道下，W固定， Vth 隨L減小而減??；L固定， Vth 隨W減小而增大 (不考慮源、漏附近自建電場影響，|Qb|=qNbXdm),電荷分享模型,式中,Xj為源襯、漏襯pn結的結深.,結論： （1）為了減小溝道效應，在ULSI集成電路制造中柵氧化層厚度采用等比例縮?。?（2）Nb越低，Xdm越大，短溝道效應越大，所以在亞微米器件中，離子注入使襯底表面高摻雜，減小短溝道效應。 （3）Xj越大

20、，短溝道效應越大。 （4）采用埋溝工藝抑制電荷分享，減小短溝效應。,的大小與電荷分享模型相關。如圖5.14(a)、(c),圖5.15,窄溝道效應下的Vth 模型,式中,GW為過渡區(qū)擬合參數.,在柵壓作用下場氧化層與柵氧化之間的鳥嘴過渡區(qū)會形成柵控耗盡區(qū)（圖5.20所示），當溝寬WXdm時，過緣處的附加電荷 與總耗盡電荷Qb相比不能被忽略，從而引起V th增加。,為場區(qū)的表面電勢。,漏致勢壘降低(DIBL)效應下的Vth 模型,式中為DIBL因子.,-耗盡層寬度沿溝道方向變化.,在短溝和窄溝效應中都假設Vds很小為前提，即沿溝道方向耗盡層寬度不變。但當Vds較大時，Xdm不再是常數（圖5.24)

21、.,在源端，V(y)=0,Xdm最小。 Vds使漏-襯結反偏，漏端耗盡電荷增加，柵控電荷減小，從而導致Vth下降.,當L減小、Vds增加時，漏源耗盡區(qū)越來越靠近，引起漏到源的電場穿通，使源端勢壘降低，從源區(qū)注入溝道電子增加，導致Ids增加，稱為DIBL效應。,第三章MOSFET直流（DC）模型,1、DC漏電流(Ids)的推導,幾個假設： 1）漸變溝道近似，三維泊松方程可簡化為一維泊松方程. 2）只考慮單一載流子輸運產生的漏電流. 3）忽略溝道內載流子的產生與復合. 4）電流只沿平行溝道方向（y方向），溝道任意一點處的電流可表示為,溝道任意一點處的電勢Vcb(y)可表示為,所以,5）溝道內載流子

22、的遷移率為常數.,令可動電荷Qi為,所以,積分可得,Pao-Sah模型,思路：通過求解泊松方程得到垂直溝道方向（x方向）電場，利用電荷守恒原理及高斯定理求解表面勢，將可動電荷積分式對位置積分變換為對電勢積分，并利用載流子濃度表示式求解Qi。,特點：精確求解、各工作區(qū)連續(xù)、只能數值求解、 不適合電路模擬。,求出關于 的隱函數方程。,薄層電荷模型,假設：(1) 反型層厚度為零(幾個nm)，反型層上沒有壓降； (2) 耗盡層中沒可動電荷。,根據耗盡層近似：,增強器件的分段漏電流模型,當晶體管工作于強反型狀態(tài)(VgsVth)時，漏電流中擴散電流可忽略，只考慮漂移電流。,強反型時,所以,1. MOSFE

23、T的線性區(qū),將上式 代入,得：,假定沿溝道方向Qb是固定的(與Vds無關)，則有：,所以：,即：,代入,得到：,Vds0.1V,溝道電阻：,2. MOSFET的飽和區(qū),夾斷電壓：,夾斷后的漏電流：,( , ),( , ),3. MOSFET的溝道長度調制效應,考慮溝道被夾斷后溝道長度隨Vds變化，此時漏電流可表示：,(泰勒展開一級近似),ld可由經驗公式:,所以,確定溝道長度調制因子的方法,MOSFET分段一級近似模型：,0,截止區(qū),線性區(qū),飽和區(qū),方程基于以下假設而建立:,緩變溝道近似； 只考慮單一載流子貢獻； 忽略復合和產生； 只考慮沿溝道方向電流； 載流子遷移率不變； 只考慮漂移電流，忽

24、略擴散電流； 沿溝道方向任一點體電荷Qb不變。,體電荷模型,考慮實際情況，當Vds不為0時，從源到漏耗盡層寬度逐漸增加，即耗盡層體電荷Qb與Vds有關.,由,得：,利用平方根近似簡化Qb：,代入,亞閾值區(qū)模型,當柵電壓小于閾值電壓時，溝道處于弱反型狀態(tài)，Ids并不為0，通常當時，稱為亞閾值區(qū)，此時漏電流不以漂移電流占主導，而是以擴散電流為主.,特點：反型層中電荷Qi遠小于耗盡層電荷Qb. 半導體表面電勢沿溝道方向不變.,溝道中擴散電流：,弱反型：,源端：Vcb=Vsb; 漏端：Vcb=Vsb+Vds,代入上式可得到源、漏端反型層電荷，最后可推導出漏電流,亞閾值斜率S：亞閾值電流每變化一個數量級

25、所要求柵壓的變化量.,-標志開關特性的好壞，體現界面陷阱對器件性能影響程度.,耗盡型器件的漏電流模型,Qm=-Qim+Qjn+Qsc,溝道內可動電荷Qm:,表面積累,表面耗盡,表面反型,忽略擴散電流，漏電流為：,代入Qm，得,Fs根據以下五種狀態(tài)分別求解： （1）整個表面反型；（2）源端反型、漏端耗盡 （3）整個表面耗盡；（4）源端積累、漏端耗盡 （5）整個表面積累。,MOSFET中遷移率問題, 體遷移率與有效場效應遷移率的差別,體遷移率:與離化雜質散射和晶格散射相關.,有效場效應遷移率：與界面電荷、表面粗糙度、晶格及 離化雜質原子散射相關., 柵壓引起遷移率退化機理: 當Vg引起垂直溝道方向

26、的電場高于某一臨界電場時，載流子強烈地推向界面附近，表面散射增加，遷移率減小。,受界面狀況的影響器件參數的影響,對于TFT器件還存在體缺陷的影響？！, 漏壓引起遷移率退化機理: 當平行溝道方向的橫向電場增加到一定值時導致載流子速度飽和，當電場繼續(xù)增加，速度不變，遷移率減小。,同時考慮縱向電場和橫向電場時，遷移率表示式：,MOSFET中熱載流子效應模型,當器件尺寸等比例縮小，而電源電壓不變時，橫向電場和縱向電場增大，這時溝道中熱（高能）載流子會引起柵介質與半導體之間界面損傷或產生氧化物缺陷，從而影響器件的可靠性，導致晶體管的驅動電流降低，甚至電路失效。, 柵電流模型（溝道熱電子注入柵氧化層的幸運

27、電子模型）, 須滿足條件： (1) 溝道中熱電子具有足夠的動能. (2) 熱電子須經歷一次彈性碰撞，水平動量變成垂直動量. (3) 熱電子在到達界面前不能有任何非彈性碰撞.,氧化層中的電場：,柵電流：,：改變方向散射的 平均自由程,：最大溝道電場,：越過Si/SiO2的勢壘,：熱電子散射的平均自由程,1）對于N溝MOSFET，柵電流一般為熱電子注入引起,柵電流的峰值位于VgsVds處；Vgs一定時，VgsVds,Ig隨Vds增大而增大； VgsVds時，工作線性區(qū)，Ig減小.,柵電流相關結論：,2）當tox足夠小時，柵電流也可由熱空穴注入柵氧化層而形成. (空穴來源熱電子碰撞離化形成并被溝道電

28、場加速）.,3）對于P溝MOSFET，柵電流峰值發(fā)生在低Vgs處，Igs由雪崩熱電子（由空穴碰撞離化產生），而不是溝道熱空穴形成.當|Vgs|較高時，Ig由熱空穴形成.,4）P溝MOSFET的Ig高于N溝MOSFET的Ig（約兩個數量級）,因VgsVds,在p溝MOSFET中Eox有利于電子注入。,MOSFET的退化機制, 退化現象：MOSFET在連續(xù)的工作電壓作用后，器 件特性(Vth、Ids、gm、S等）發(fā)生變化的現象., 原因：溝道（特別是漏端附近）,強電場引起的熱載流子效應造成柵介質層損傷（柵介質層中形成電荷陷阱）和半導體/柵介質層之間界面損傷（生成界面電荷）., 熱載流子效應機制：

29、（1）溝道熱電子：溝道內電子加速獲得足夠能量注入柵介質層. （2）漏雪崩熱載流子:漏端強電場下的雪崩倍增效應,產生熱電子和熱空穴. (發(fā)生條件： VdsVgsVth）,（3）襯底熱電子：耗盡層中產生的電子或襯底中性區(qū)擴散過來的電子在向Si/SiO2界面漂移過程中從表面耗盡層的高電場中獲得能量后超過勢壘. (發(fā)生條件：Vds=0,Vgs0, Vbs較大） （4）二次產生的熱電子：漏端附近的雪崩過程形成襯底空穴電流，該空穴電流又通過離化產生二次電子-空穴對，在薄柵介質和背柵電壓較大時注入柵介質層., n溝MOSFET退化現象比p溝MOSFET嚴重. 理由:（1）Si/SiO2界面處空穴的勢壘高于電

30、子. （2）空穴引起的電子-空穴對產生率較低.,MOSFET退化特性的表征, 實驗方案：（TFT器件而言） （1）柵應力：加一定的柵電壓（或）， Vds=0 V. （2）漏應力：加一定的漏電壓，柵極懸空. （3）同時加Vgs和Vds，相對大小可變化. （4）脈沖應力., 實驗樣品：不同的柵介質種類和厚度、不同的溝道長度的樣品., 測試方法： （1）I-V（Ids-Vds、Ids-Vgs、Ig-Vgs及其遲滯曲線）； （2）C-V（高低C-V、準靜態(tài)C-V、C-V遲滯）; （3）噪聲特性.,第四章 OFET的工作原理及模型,積累模式線性狀態(tài)：,假設：(1) 場效應遷移率為常數； (2) 源、漏極

31、為歐姆接觸。,對于p型半導體，表面電場：,溝道區(qū)x位置的單位面積的誘導電荷：,工作原理：,考慮有機半導體薄層體電導，則溝道區(qū)的電流電壓關系,得到：,式中,耗盡模式：,對于p溝OFET，當柵極加上正向電壓時，在有機半導體與絕緣層界面半導體一側將形成耗盡層，耗盡層寬度可表示成：,漏極電流 :,在半導體薄膜厚度小于絕緣層厚度時( )，線性區(qū)和飽和區(qū)漏電流分別為:,線性區(qū)：,飽和區(qū)：,夾斷電壓：,積累模式飽和狀態(tài),當 時，漏極一邊的積累層將變成耗盡層。,在 和摻雜濃度等于載流子濃度時，上式簡化為,當自由載流子濃度等于摻雜濃度的情況下，有：,若考慮源、漏極的串聯電阻，線性區(qū)漏極電流為：,設(Rs=Rd)

32、,如果 為歐姆電阻，不依賴于 、 、 而變化，則從測量數據得出的 關系曲線中利用上式中可計算出本征遷移率、閾值電壓和串聯電阻。 上式可變換擬合成：,式中,基于單一陷阱能級的直流(DC)模型,為簡單起見，只考慮陷阱態(tài)具有單一淺能級分布，并位于多數載子輸運帶附近，對于p型半導體，該能級位于費米能級與價帶之間,(對于n型半導體，該能級則位于費米能級與導帶之間.)當加負柵壓時，形成如圖能帶彎曲。,溝道內垂直表面方向的電場：,空間電荷區(qū)表面電荷密度：,-G. Horowitz, J. A. P.,1991, 70(1): 469-475.,同理，溝道內自由電荷密度和陷阱電荷密度可分別表示為：,由高斯定理

33、，可得,由柵電壓誘導溝道表面總的單位面積電荷Qtot也可表示為,式中,總誘導電荷包括可動電荷和陷阱電荷，即,（半導體表面Vg,x=Vg),-式中Qs、 對應自由電荷(或陷阱電荷 ),由陷阱態(tài)分布假設，自由電荷和陷阱電荷密度分別可表示為,-自由電荷和陷阱電荷密度依賴于能帶彎曲.,-V為界面處聚合物半導體表面電勢.,代入,積分可得,將Fx代入,可得：,找到V與 間的關系,將Fx和pf的表達式代入,可得,不同的陷阱態(tài)密度下溝道表面自由電荷密度與總的柵誘導電荷密度之比隨柵電壓的變化關系(,=0.2 eV),對于不同陷阱能級下溝道表面自由電荷密度與總的柵誘導電荷密度之比隨柵電壓的變化關系(Nt=1019

34、 cm-3),由漸進溝道近似，器件的漏電流可表示為,又因為,所以：,陷阱電荷密度( )和自由電荷密度( )與表面能帶彎曲的關系,(1) 第一區(qū) ，對應陷阱能級全部被載流子填充時表面電勢。由于費米能級EF高于價帶能級EV和陷阱能級Et，自由載流子和陷阱載流子分布可近似為玻爾茲曼分布.,，,代入,- 并不依然于柵電壓Vg,(2)第二區(qū),，在V2處，有,，即有,(3) 第三區(qū) 當半導體表面能帶彎曲大于V2后，自由載流子密度高于被陷阱的載流子密度度，總的載流子濃度近似為,當柵壓足夠大時，飽和電流由第二項決定，即：,式中,第五章 MOSFET參數提取,Parameters Extraction Stra

35、tegy : The group device extraction strategy . Requires measured data from devices with different geometries. All devices are measured under the same bias conditions. The resulting fit might not be absolutely perfect for any single device but will be better for the group of devices under consideration. A local optimization . Parameters are extracted from device bias conditions which correspond to dominant phy