1、.薪人滬馳農(nóng)酉說垮委夸淫僧蔓慫創(chuàng)炎褒支檀鮮依館束恤攏趁竟腆仕捉拒目菇免豪霸均已塔醚鵝專賜硅酣攔竿扯養(yǎng)纜連澀霸叭萊糞滯墩汕歌沖辣甄緊役髓黔菠夫艙馬晶藻繪佳僑梯誨聳泛腑臍娜籌拉胯睫還韭懷淪橇備鏟伊藉熟嚼鶴盼商獎碉腸艦玖二洶拼魏警爪陷吃見半須掐呵賦二秋座凄足膝押次煤疚陀團(tuán)爸拍令蔣滓趁飄察橙浦符鐘帥寧卞蘿勾訝虜拱儡焙風(fēng)樟鋼讕妝筏叁嗣祭春程綽嫁錦菲墩葬絕蛋咸籍失半刑抿咬拈蜂勺痹剮底拜戴砷府呸爭夕叫羊讕農(nóng)悲能賈搗鬼皚泵縮袖攝鳥蟹災(zāi)掛搪錯兵塞愧羅敖鐮鑿褒樣側(cè)曙撇己體截膨檀搏武渺湖說棱即乒涕忌黨廄僧兼忌沃冷術(shù)斧賂拎堵誣窒法隅時序要求tBSBR有效到CLKOUT高建立4.6nstBHCLKOUT高到BR撤銷保持

2、時間0.0ns.TCK低電平前系統(tǒng)輸入建立時間2nstHSYSTCK低電平后系統(tǒng)輸入保持時間2.蘋柴瘟怖醚使琉嘿呸必雞姿薄傘諷聘牛礙熟凋杯析磅憎玖忠苯料回戌苔掂杖躺循真陌挪花廬村署窯付茄咬酌餌拽重鍛扯賴膀胃煩脆庶蘭婿趕芽惑濰爸返大舟扇凜襖美嫁站筒沏亥苦設(shè)找脈也顫撤蹋燼馴則靶佰帳卷拔支眉尊明藩錄豪柒茹易舀笛虱慰牽紐紛阿頹筆鎳阻夸慣卜堰稚審札神彈槳魄粹秸執(zhí)是纏沉殆瑩毫敷寸汁寵尾劑秋過仍較卉籽鋸獻(xiàn)意枝譽(yù)粥悸統(tǒng)魯廖翠焦抄攪烷艙又扛窖瑩父侖抑爍挾癌感凜居面聚棘杖湘治寅劑厚虹懇簍咆忘灸墊造悲特綻適哮瘓戶像怪摳碟換沖軍睬榷釬轅舍征鋤脫卸穢沸嫡炯獅沂拇軸棵漸譚盾剛商謀歌滅菱險互壹匡徊朵智敲風(fēng)摩惱蛔怎舷耀謅蝦宇

3、郴飛銥餞DSP內(nèi)核特點盔莫銳其僥抖燴蝶聶直感蔗溺瑚屁煩阜服酷印歐狡赤牌檔拯槳恤組丘寢豆俘挨漠祈胞升對丘閣溫抖絢兩白搐留敞脯恃印色幟棚躺圭赦與代迭卻疊帖噴螢教封卒胎禾餒親鉸垮敖止總葬虞俊殃哲撮迄態(tài)腸訴漫日事旗拓處醚轄纓篩儒豎輪興棒個憑個部駐隸甭磨護(hù)肚埂浪叉竭敞偏像敬冒簡怪遲兄私寥昏悔蝕矛和瞧滾美翰諄片圖憤枕賞堡慣想斜腐堂語伙槳刺夾籍爺炳籠會秒獵墩瘁抹纂潛輥襖介吮隊泰熊晤偷嬰營犁書鄙輾奈漆窄磚裳諄嬸穴撾遭借衷畫霉收談棍岸奴謄艷潑必靡載爸母澡擰離舒擴(kuò)湘層屹呸渭亦墳?zāi)嶝Q建漂妄骯桃迢磚刮萍盆士甭洗糠區(qū)勉碘苛跑專騰櫻振艱菱暗遏虎輩居氰碎薄位ADSP-219x DSP內(nèi)核特點6.25ns指令周期時間（內(nèi)部）

4、，可持續(xù)工作在高達(dá)160MIPS與ADSP-218x家族的代碼兼容，并有相同易用的代數(shù)語法單周期指令執(zhí)行多達(dá)16M字的可尋址內(nèi)存空間，編址寬度為24位對指令和數(shù)據(jù)存儲的雙目的程序內(nèi)存完全透明的指令緩存允許在每個指令周期內(nèi)取入兩個操作數(shù)統(tǒng)一的內(nèi)存空間允許使用兩組獨(dú)立的DAG單元靈活的編址獨(dú)立的ALU，乘法器/累加器，和具有雙40位累加器的桶形移位器計算單元兩套計算單元和DAG寄存器之間的單周期環(huán)境轉(zhuǎn)換并行執(zhí)行計算和內(nèi)存指令流水線結(jié)構(gòu)支持高效的代碼執(zhí)行，速度可達(dá)160MIPS寄存器文件計算具有全部無條件、無并行的計算指令強(qiáng)大的程序定序器提供零開銷循環(huán)和條件指令執(zhí)行針對編譯的C代碼效率的結(jié)構(gòu)增強(qiáng).功

5、能模塊框圖ADSP-2191 DSP特點64K字的片內(nèi)RAM，配置為32K字的片內(nèi)24位RAM和32K字的片內(nèi)16位RAM結(jié)構(gòu)增強(qiáng)超過了ADSP-218x家族，由針對于增加的寄存器、端口和外設(shè)的指令集擴(kuò)展來支持靈活的電源管理，有可選的下電和空閑模式可編程PLL支持1和32倍頻，以低速時鐘輸入使能全速運(yùn)行2.5V內(nèi)部運(yùn)行支持3.3V適應(yīng)的I/O三個全雙工多通道串行口，每個都具備A律和律壓擴(kuò)硬件，支持H.100標(biāo)準(zhǔn)兩個SPI兼容的端口，具有DMA能力16個通用I/O引腳（8個專用的/8個可外部存儲器接口編程的），具有集成的中斷支持三個可編程32位內(nèi)部計時器，具有脈寬計時、PWM發(fā)生和對外時鐘驅(qū)動計

6、時器的能力多達(dá)11個DMA通道，能夠在任意給定的時刻激活主機(jī)端口，具有DMA能力實現(xiàn)高效無粘滯的主機(jī)端口（16位傳輸）外部存儲器接口的特點包括：對數(shù)據(jù)和指令可從DSP到外部存儲器的直接存取。支持從/到外部存儲器的DMA塊傳輸。分離的外設(shè)存儲器空間，具有對224K外部16位寄存器的并行支持。4個通用存儲器選擇信號，提供對各個外部存儲器組的訪問。組的邊界和大小是用戶可編程的?？删幊痰牡却隣顟B(tài)邏輯，具有ACK信號和分離的讀和寫等待計數(shù)。等待模式的完成支持ACK和/或者等待計數(shù)的所有組合方式。I/O時鐘速率能被設(shè)置為外部時鐘的1，2，4，16，或者32分頻，實現(xiàn)與慢速的存儲設(shè)備的接口。提供了地址翻譯和

7、數(shù)據(jù)字打包，以支持8或者16位的外部數(shù)據(jù)總線?？删幊痰淖x寫選通極性。對于四個通用的、外設(shè)和引導(dǎo)存儲器的分離的配置寄存器?？偩€申請和授權(quán)信號支持外部設(shè)備使用外部總線。引導(dǎo)方法包括通過外部存儲器接口，SPI端口，UART端口，或者主機(jī)端口IEEE JTAG標(biāo)準(zhǔn)1149.1測試訪問端口支持片內(nèi)仿真和系統(tǒng)調(diào)試144線LQFP封裝（20201.4mm）和114線小型BGA封裝（10101.25mm）目 錄ADSP-219x DSP內(nèi)核特點. . . . . . . . . . . . . . . . . .1功能模塊框圖. . . . . . . . . . . . . . . . . . . . .

8、. . . . .1ADSP-2191 DSP特點 . . . . . . . . . . . . . . . . . . . . .2說明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4概述. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4DSP內(nèi)核的體系結(jié)構(gòu) . . . . . . . . . . . . . . . . . . . . .4DSP外設(shè)的體系結(jié)構(gòu) . . . . . . . . . . . . . .

9、. . . . . . .5存儲器的體系結(jié)構(gòu). . . . . . . . . . . . . . . . . . . . . .6內(nèi)部（片內(nèi)）存儲器 . . . . . . . . . . . . . . . . .6外部（片外）存儲器 . . . . . . . . . . . . . . . . .6外部存儲器空間. . . . . . . . . . . . . . . . . . . . . .7I/O存儲器空間. . . . . . . . . . . . . . . . . . . . . .7引導(dǎo)存儲器空間. . . . . . . . . . . . . . . . . .

10、. . . .7中斷 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8DMA控制器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9主機(jī)端口 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9主機(jī)端口應(yīng)答（HACK）模式 . . . . . . . . . . 10主機(jī)端口芯片選擇 . . . . . . . . . . . . . . . .10DSP串行口（SPORTs） .

11、 . . . . . . . . . . . . . . .10串行外設(shè)接口 （SPI）端口. . . . . . . . . . . . .11UART端口 . . . . . . . . . . . . . . . . . . . . . . . . . . . .11可編程標(biāo)志（PFx）引腳 . . . . . . . . . . . . . . . .12低功耗運(yùn)行. . . . . . . . . . . . . . . . . . . . . . . . . . . 12空閑模式 . . . . . . . . . . . . . . . . . . . . . . . .12內(nèi)核

12、下電模式. . . . . . . . . . . . . . . . . . . . .13內(nèi)核/外設(shè)下電模式 . . . . . . . . . . . . . . . .13全下電模式 . . . . . . . . . . . . . . . . . . . . . . . . . .13時鐘信號. . . . . . . . . . . . . . . . . . . . . . . . . . . . .13復(fù)位. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13電源. . . . . . . . .

13、 . . . . . . . . . . . . . . . . . . . . . . . .14引導(dǎo)模式 . . . . . . . . . . . . . . . . . . . . . . . . . . . .14總線申請和總線授權(quán). . . . . . . . . . . . . . . . . . . . .15指令集描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . .15開發(fā)工具. . . . . . . . . . . . . . . . . . . . . . . . . . . . .16設(shè)計仿真器兼容的DS

14、P板（目標(biāo)） . . . . . . 16目標(biāo)板端子 . . . . . . . . . . . . . . . . . . . . . . . .16JTAG仿真器插槽連接器 . . . . . . . . . . . .17仿真設(shè)計的電路信息. . . . . . . . . . . . . . . . .17其他信息. . . . . . . . . . . . . . . . . . . . . . . . . . . . .17引腳描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . .17ADSP-2191詳述. . .

15、. . . . . . . . . . . . . . . . . . . . . .22建議的運(yùn)行條件 . . . . . . . . . . . . . . . . . . . . . . . 22電氣特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22絕對的最大額定參數(shù) . . . . . . . . . . . . . . . . . . . . .24ESD敏感性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24計時詳述 . . . . . .

16、. . . . . . . . . . . . . . . . . . . . . . .24時鐘輸入和時鐘輸出周期時序 . . . . . . . . .25可編程標(biāo)志周期時序 . . . . . . . . . . . . . . . . .26計時器PWM_OUT周期時序 . . . . . . . . . . . . .27外部端口寫周期時序 . . . . . . . . . . . . . . . . .28外部端口讀周期時序 . . . . . . . . . . . . . . . . .30外部端口中線申請和授權(quán)周期時序. . . . . .32主機(jī)端口ALE模式寫周期時序

17、. . . . . . . . .34主機(jī)端口ACC模式寫周期時序. . . . . . . . . .36主機(jī)端口ALE模式讀周期時序. . . . . . . . . .38主機(jī)端口ACC模式讀周期時序. . . . . . . . . .40串行口（SPORT）時鐘和數(shù)據(jù)時序 . . . . .42串行口（SPORT）幀同步時序. . . . . . . . . .44串行外設(shè)接口（SPI）端口主控制器時序. . . . . . . . . . . . . . . . . .46串行外設(shè)接口（SPI）端口從控制器時序. . . . . . . . . . . . . . . . . .4

18、8通用異步收發(fā)器（UART）端口接收和發(fā)送時序. . . . . . . . . . . . . .50JTAG測試和仿真端口時序. . . . . . . . . . . . . .51輸出驅(qū)動電流 . . . . . . . . . . . . . . . . . . . . . . . . .52功耗 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52測試條件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53輸出禁止時間 . . . .

19、 . . . . . . . . . . . . . . . . .53輸出使能時間 . . . . . . . . . . . . . . . . . . . . .53范例系統(tǒng)保持時間計算 . . . . . . . . . . . . .54容性負(fù)載 . . . . . . . . . . . . . . . . . . . . . . . . .54環(huán)境條件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55熱特性 . . . . . . . . . . . . . . . . . . . . . . . . . .

20、. . .55ADSP-2191 144線LQFP引腳 . . . . . . . . . . . . .56ADSP-2191 144線小型BGA引腳 . . . . . . . . . . . . .59144線米制的薄型塑鉛扁平封裝（LQFP）（ST-144） . . . . . . . . . . . . . . . . . . . .64144球小型BGA（CA-144）. . . . . . . . . . . . . . . . . .64說明這份技術(shù)資料提供了ADSP-2191數(shù)字信號處理器的預(yù)先信息。概述ADSP-2191 DSP是一款優(yōu)化的單片微型計算機(jī)，適用于數(shù)字信號處理

21、（DSP）和其他高速數(shù)值處理應(yīng)用。ADSP-2191結(jié)合了ADSP-219x家族的基本體系結(jié)構(gòu)（三個計算單元，兩個數(shù)據(jù)地址發(fā)生器和一個程序定序器）和三個串行口，兩個SPI兼容端口，一個UART端口，一個DMA控制器，三個可編程計時器，通用可編程標(biāo)志引腳，擴(kuò)展的中斷能力，以及片內(nèi)程序和數(shù)據(jù)存儲空間。ADSP-2191體系結(jié)構(gòu)是與ADSP-218x家族DSP代碼兼容的。雖然體系結(jié)構(gòu)是兼容的，但是ADSP-2191的體系結(jié)構(gòu)有了一些增強(qiáng)，超過了ADSP-218x體系結(jié)構(gòu)。這些對于計算單元，數(shù)據(jù)地址發(fā)生器和程序定序器的增強(qiáng)，使得ADSP-2191比ADSP-218x DSP更加靈活，更加容易編程。間接

22、尋址選項提供了尋址的靈活性借助于一個8位的補(bǔ)二立即數(shù)和基址寄存器，實現(xiàn)無更新的預(yù)先修改、預(yù)先和之后修改，可以更容易地執(zhí)行環(huán)式緩沖。ADSP-2191集成了64K字的片內(nèi)存儲器，配置為32K字（24位）的程序RAM和32K字（16位）的數(shù)據(jù)RAM。為低功耗需求提供了下電電路，用于電池供電的便攜式設(shè)備。ADSP-2191有144線LQFP和小型BGA兩種封裝。使用高速、低功耗、CMOS工藝制造的ADSP-2191，運(yùn)行于6.25ns的指令周期（160MIPS）。除兩條多字指令外，所有的指令都能夠在單DSP周期內(nèi)執(zhí)行。ADSP-2191的靈活結(jié)構(gòu)和綜合指令集支持并行多操作。例如，在一個處理器周期中，

23、ADSP-2191能夠：l 為取下一條指令產(chǎn)生一個地址l 取下一條指令l 完成一個或者兩個數(shù)據(jù)移動l 更新一個或者兩個數(shù)據(jù)地址指針l 完成一個計算操作這些操作會發(fā)生，當(dāng)處理器繼續(xù)要：l 通過兩個串行口接收和發(fā)送數(shù)據(jù)l 從主機(jī)接收和/或發(fā)送數(shù)據(jù)l 通過UART接收或發(fā)送數(shù)據(jù)l 通過SPI端口接收或發(fā)送數(shù)據(jù)l 通過外部存儲器接口訪問外部存儲器l 遞減計時器DSP內(nèi)核的體系結(jié)構(gòu)ADSP-2191指令集提供了靈活的數(shù)據(jù)移動和多功能（一個或兩個數(shù)據(jù)移動并計算）指令。每一個條單字指令都能在單個處理器周期內(nèi)執(zhí)行。ADSP-2191匯編語言使用了一種代數(shù)語法，易于編寫和閱讀。有一整套開發(fā)工具用于支持程序開發(fā)。

24、第1頁的功能模塊框圖表明了ADSP-219x內(nèi)核的體系結(jié)構(gòu)。它包含了三個獨(dú)立的計算單元：ALU，乘法器/累加器（MAC），以及移位器。計算單元處理來自于寄存器文件的16位的數(shù)據(jù)并且為支持多精度計算做準(zhǔn)備。ALU執(zhí)行一套標(biāo)準(zhǔn)的算術(shù)和邏輯操作；除法的原語也是被支持的。MAC執(zhí)行單周期乘法，乘加，以及乘減操作。MAC有兩個40位的累加器，可以處理溢出問題。移位器執(zhí)行邏輯和算術(shù)移位，規(guī)格化，反向規(guī)格化，以及指數(shù)求導(dǎo)操作。移位器能用來高效地執(zhí)行數(shù)值格式控制，包括多字和塊浮點表示。寄存器用法規(guī)則影響到輸入和結(jié)果在計算單元里面的存放。對大多數(shù)操作來說，計算單元的數(shù)據(jù)寄存器的作用相當(dāng)于一個數(shù)據(jù)寄存器文件，允許

25、任何輸入或結(jié)果寄存器向計算中任何單元提供輸入。為了反饋操作，計算單元使任何單元的輸出（結(jié)果）在下一個周期成為任何單元的輸入。對于條件或者多功能指令，數(shù)據(jù)寄存器在向每一個計算單元提供輸入或者從每一個計算單元接收結(jié)果時，有一些限制。需要更多信息，請參見ADSP-219x DSP指令集指南。一個強(qiáng)大的程序定序器控制指令執(zhí)行的流程。定序器支持條件跳轉(zhuǎn)，子程序調(diào)用，以及低級中斷開銷。借助于內(nèi)部循環(huán)計數(shù)器和循環(huán)堆棧，ADSP-2191執(zhí)行循環(huán)代碼時沒有額外的系統(tǒng)開銷；不需要顯式的跳轉(zhuǎn)指令來維持循環(huán)。兩個數(shù)據(jù)地址發(fā)生器（DAGs）為同時取雙操作數(shù)（從數(shù)據(jù)存儲器到程序存儲器）提供地址。每個DAG維持和更新四個

26、16位的地址指針。每當(dāng)指針用來訪問數(shù)據(jù)（間接尋址）的時候，它就會預(yù)先或者之后被修改，賦予四個可能的修改寄存器之一的值。一個長度值和基址會與每一個指針關(guān)聯(lián)到一起，以執(zhí)行環(huán)式緩沖區(qū)的自動模二尋址。DAG中的頁寄存器允許對以64K字為邊界的256個存儲器頁面中的任一頁進(jìn)行環(huán)式尋址，但是，這些緩沖區(qū)不可以交叉頁邊界。次級寄存器復(fù)制DAG中的所有的主寄存器；主次寄存器之間的切換提供了快速的環(huán)境切換。內(nèi)核中，高效的數(shù)據(jù)傳輸通過內(nèi)部總線完成：l 程序存儲器地址（PMA）總線l 程序存儲器數(shù)據(jù)（PMD）總線l 數(shù)據(jù)存儲器地址（DMA）總線l 數(shù)據(jù)存儲器數(shù)據(jù)（DMD）總線l DMA地址總線l DMA數(shù)據(jù)總線兩個

27、地址總線（PMA和DMA）共用一個外部地址總線，允許存儲器進(jìn)行片外擴(kuò)展，另外，兩個數(shù)據(jù)總線（PMD和DMD）共用一個外部數(shù)據(jù)總線。引導(dǎo)存儲器空間和I/O存儲器空間也共用這些外部總線。程序存儲器能夠存儲指令和數(shù)據(jù)，允許ADSP-2191在單個周期內(nèi)取兩個操作數(shù)，一個來自于程序存儲器，另一個來自于數(shù)據(jù)存儲器。DSP的雙存儲器總線也使得ADSP-219x可以在單個周期內(nèi)從數(shù)據(jù)存儲器中取得一個操作數(shù)，同時從程序存儲器中取得下一條指令。DSP外設(shè)的體系結(jié)構(gòu)第1頁的功能模塊框圖表明了DSP的片內(nèi)外設(shè)，包括外部存儲器接口，主機(jī)端口，串行口，SPI兼容端口，UART端口，JTAG測試和仿真端口，計時器，標(biāo)志，

28、以及中斷控制器。這些片內(nèi)外設(shè)能夠連接到片外設(shè)備，如圖1所示。ADSP2191有一個16位的主機(jī)端口，它具有DMA能力，使得外部主機(jī)可以訪問片內(nèi)存儲器。這個24針的并行端口由一個16針的數(shù)據(jù)/地址復(fù)用總線構(gòu)成，并且提供了低級服務(wù)開銷的數(shù)據(jù)移動能力。這個端口可配置為8位的或者16位的，提供了對于多種8位和16位微控制器的無粘滯接口。兩個片選使得主機(jī)可以訪問DSP的整個存儲器映射。DSP可以通過這個端口引導(dǎo)。ADSP-2191還有一個外部存儲器接口，由DSP內(nèi)核、DMA控制器和具有DMA能力的外設(shè)所共用。具有DMA能力的外設(shè)包括UART，SPORT0，SPORT1，SPORT2，SPI0，SPI1，

29、以及主機(jī)端口。外部端口由一個16位數(shù)據(jù)總線、一個22位地址總線和控制信號構(gòu)成。數(shù)據(jù)總線是可配置的，提供與外部存儲器的8位或16位接口。由于支持字打包，使得DSP可以存取外部存儲器的16或者24位字，而無需考慮外部數(shù)據(jù)總線的寬度。當(dāng)配置為8位的接口，未使用的8根線提供8個可編程的雙向通用的可編程標(biāo)志線，其中6個能夠映射為軟件條件信號。圖1. ADSP-2191系統(tǒng)框圖存儲器DMA控制器使得ADSP-2191可以從兩個存儲空間中移動數(shù)據(jù)和指令：內(nèi)部到外部，內(nèi)部到內(nèi)部，以及外部到外部。片內(nèi)外設(shè)也能夠使用這個控制器實現(xiàn)DMA傳輸。ADSP-2191能夠在任一給定時刻響應(yīng)多達(dá)17個中斷：3個內(nèi)部的（堆棧

30、、仿真器內(nèi)核、和下電），2個外部的（仿真器和復(fù)位），以及12個用戶定義的（外設(shè)）中斷。程序員給一個外設(shè)分配12個用戶定義中斷其中之一，這些分配決定了每一個外設(shè)中斷服務(wù)程序的優(yōu)先級。ADSP-2191有3個串行端口，提供了完全同步全雙工串行接口。這個接口包括硬件上可選的壓擴(kuò)和多種打幀或未打幀的數(shù)據(jù)傳送和接收的操作模式。每一個串行端口都能夠傳送或者接收一個內(nèi)部的或外部的可編程串行時鐘和幀同步。每一個串行端口支持128通道的分時復(fù)用。ADSP-2191提供了多達(dá)16格通用的I/O引腳，可編程作為輸入或輸出。其中8個是專用的通用的可編程標(biāo)志引腳。另外8個是多功能引腳，當(dāng)DSP連接到8位的外部數(shù)據(jù)總線的

31、時候，作為通用的I/O引腳，而當(dāng)DSP連接到16位外部數(shù)據(jù)總線的時候，作為高8位數(shù)據(jù)引腳。這些可編程標(biāo)志引腳能夠?qū)崿F(xiàn)沿觸發(fā)或電平觸發(fā)的中斷，某些可以用來作為條件指令執(zhí)行的基礎(chǔ)。三個可編程內(nèi)部計時器產(chǎn)生周期性的中斷。每個計時器都能獨(dú)立地設(shè)置，運(yùn)行在三種模式之一：l 脈沖波形發(fā)生模式l 脈寬計數(shù)/捕獲模式l 外部事件看門狗模式每個計時器都有一個雙向引腳和4個寄存器來實現(xiàn)其運(yùn)行模式：一個7位的配置寄存器，一個32位的計數(shù)寄存器，一個32位的周期寄存器，以及一個32位的脈寬寄存器。一個狀態(tài)寄存器支持全部三個計時器。模式狀態(tài)寄存器中的一位可以全局地使能或禁止全部三個計時器，而在每一個計時器的配置寄存器中

32、的一位可以獨(dú)立地使能或禁止相應(yīng)的計時器。存儲器的體系結(jié)構(gòu)ADSP-2191 DSP提供了64K字的片內(nèi)SRAM內(nèi)存。這個內(nèi)存分為兩個32K的區(qū)域，在DSP的內(nèi)存映射中，定位在內(nèi)存的第0頁。除了內(nèi)部和外部存儲空間以外，ADSP-2191能夠?qū)蓚€附加的分離的片外存儲空間進(jìn)行編址：I/O空間和引導(dǎo)空間。如圖2所示，DSP的兩個內(nèi)部存儲區(qū)域填充了整個第0頁。整個DSP存儲映射由256頁（第0255頁）組成，每一頁的長度為64K字。外部存儲空間由4個存儲器組（第03組）組成，可以支持多種SRAM存儲設(shè)備。每一組都可以用存儲器選擇引腳（MS3-0）進(jìn)行選擇，并具有可配置的頁邊界，等待狀態(tài)，以及等待狀態(tài)模

33、式。1K字的片內(nèi)引導(dǎo)ROM填充了第255頁的頂端，其余的254頁可編址為片外地址。I/O存儲器頁面與外部存儲器頁面不同，因為I/O頁面的長度是1K字，而外部I/O頁面有它們自己的選擇引腳（IOMS）。I/O存儲空間的第031頁在片內(nèi)，并且包含外設(shè)的配置寄存器。ADSP-2191和具有DMA能力的外設(shè)都可以訪問DSP的整個存儲映射。內(nèi)部（片內(nèi)）存儲器ADSP-2191的統(tǒng)一的程序和數(shù)據(jù)存儲空間由16M單元組成，可以通過兩個24位的地址總線（PMA和DMA總線）訪問。DSP使用略微不同的機(jī)理，為每個總線產(chǎn)生24位的地址。DSP有三個功能來支持對整個存儲映射的訪問。l 為從整個DSP存儲地址范圍內(nèi)取

34、數(shù)據(jù)，DAG產(chǎn)生24位的地址。因為DAG索引（地址）寄存器寬度是16位，只能保持地址的低16位，所以，每一個DAG都有其自己的8位的寄存器（DMPGx），來保持地址中的高8位。在DAG產(chǎn)生地址之前，程序必須將DAG的DMPGx寄存器設(shè)置到正確的存儲器頁面上去。l 程序定序器為取指令產(chǎn)生地址。對于相對尋址指令，如相對跳轉(zhuǎn)、調(diào)用和循環(huán)，程序定序器將地址基于24位的程序計數(shù)器（PC）。在直接尋址指令中（雙字指令），指令提供了一個24位的立即地址值。PC允許在整個24位地址范圍內(nèi)線性尋址。l 對于間接跳轉(zhuǎn)和調(diào)用，它們使用了16位的DAG地址寄存器存放分支地址的一部分，程序定序器依賴于8位的間接跳轉(zhuǎn)頁（

35、IJPG）寄存器來提供地址的高8位。在頁間跳轉(zhuǎn)或調(diào)用之前，程序必須將程序定序器的IJPG寄存器設(shè)置到正確的存儲器頁面去上。ADSP-2191有1K字的片內(nèi)ROM，保存有引導(dǎo)程序。如果選擇了外設(shè)引導(dǎo)，DSP則從片內(nèi)引導(dǎo)ROM開始執(zhí)行指令，從而從選定的外設(shè)啟動引導(dǎo)過程。更多的信息，請參見第14頁的引導(dǎo)模式。片內(nèi)引導(dǎo)ROM位于DSP存儲空間映射的第255頁。外部（片外）存儲器ADSP-2191的每一個片外存儲空間都各自有一個控制寄存器，這樣應(yīng)用中可以對每一個空間配置唯一的訪問參數(shù)。訪問參數(shù)包括讀寫等待計數(shù)，圖2. ADSP-2191存儲器映射等待狀態(tài)完成模式，I/O時鐘分頻率，寫保持時間拓延，選通極

36、性，以及數(shù)據(jù)總線寬度。內(nèi)核時鐘和外設(shè)時鐘頻率會影響到外部存儲器訪問選通的寬度。更多信息，請參見第13頁的時鐘信號。片外存儲空間是：l 外部存儲空間（MS30）l I/O存儲空間（IOMS引腳）l 引導(dǎo)存儲空間（BMS引腳）所有這些片外存儲空間都可以通過外部端口訪問，可以配置為8位或者16位。外部存儲空間外部存儲空間由4個存儲器組構(gòu)成。這些組都包含有數(shù)量可配置的64K字的頁面。復(fù)位時，外部存儲器的頁邊界為第0組包含第163頁，第1組包含第64127頁，第2組包含第128191頁，第3組包含第192254頁。存儲器組引腳MS3-0可以分別選擇第30組。外部存儲器接口對DSP程序地址的高8位進(jìn)行解碼

37、，以從4組中選擇其一。ADSP-2191和具有DMA能力的外設(shè)都可以訪問DSP的外部存儲空間。I/O存儲空間ADSP-2191支持附加的外部存儲器，即I/O存儲空間。這個空間是用于支持對外設(shè)（例如數(shù)據(jù)轉(zhuǎn)換器和外部寄存器）或者對總線接口ASIC數(shù)據(jù)寄存器的簡單的連接。I/O空間支持總共256K個單元。起始的8K地址是為片內(nèi)外設(shè)保留的，而后面的248K地址是外部的外設(shè)器件可以使用的。DSP的指令集提供了訪問I/O空間的指令。這些指令使用了一個18位的地址，該地址由一個8位的I/O頁面（IOPG）寄存器和指令中提供的一個10位的立即數(shù)組合而成。ADSP-219x內(nèi)核和主機(jī)（通過主機(jī)端口接口）都能訪問

38、I/O存儲空間。引導(dǎo)存儲空間引導(dǎo)存儲空間由一個有254個頁面的片外組構(gòu)成。存儲器組引腳BMS可以選擇引導(dǎo)存儲空間。ADSP-219x和具有DMA能力的外設(shè)都可以訪問DSP的片外引導(dǎo)存儲空間。復(fù)位后，DSP總是從片內(nèi)引導(dǎo)ROM開始執(zhí)行指令。根據(jù)引導(dǎo)配置，引導(dǎo)ROM的代碼能夠從引導(dǎo)存儲器開始引導(dǎo)DSP。更多的信息，請參見第14頁的引導(dǎo)模式。中斷DSP的中斷控制器可以以最少的開銷響應(yīng)17種中斷?？刂茍?zhí)行如表1所示的中斷優(yōu)先級。應(yīng)用中可以使用那些未分配的空缺，作為軟件和外設(shè)中斷。表1. 中斷優(yōu)先級/地址中斷IMASK/IRPTL矢量地址1仿真器（NMI）最高優(yōu)先級NANA復(fù)位（NMI）00x00 00

39、00下電（NMI）10x00 0020循環(huán)和PC堆棧20x00 0040仿真內(nèi)核30x00 0060用戶分配的中斷40x00 0080用戶分配的中斷50x00 00A0用戶分配的中斷60x00 00C0用戶分配的中斷70x00 00E0用戶分配的中斷80x00 0100用戶分配的中斷90x00 0120用戶分配的中斷100x00 0140用戶分配的中斷110x00 0160用戶分配的中斷120x00 0180用戶分配的中斷130x00 01A0用戶分配的中斷140x00 01C0用戶分配的中斷最低優(yōu)先級150x00 01E01當(dāng)DSP處于“無引導(dǎo)”時，即從外部運(yùn)行的存儲模式，這些中斷矢量起始于

40、地址0x10000表2給出了復(fù)位時每個外設(shè)中斷的ID和優(yōu)先級。若要為外設(shè)中斷分配一個不同的優(yōu)先級，則在應(yīng)用中將其新的優(yōu)先級寫入中斷優(yōu)先級控制寄存器中相應(yīng)的控制位（決定于其ID）。外設(shè)中斷在IMASK和IRPTL寄存器中的位置及其矢量地址取決于其優(yōu)先級水平，如表1所示。由于IMASK和IRPTL寄存器只有16位，所以，優(yōu)先級水平被配置為11的任何外設(shè)中斷會被重疊到這些寄存器的最低優(yōu)先級位的位置（15），并且共享矢量地址0x00 01E0。中斷服務(wù)程序可以被嵌套于取得優(yōu)先地位的更高優(yōu)先級的中斷，也可以被依次處理。中斷可以通過IMASK屏蔽和解除屏蔽。單個的中斷申請會與IMASK中的相應(yīng)位進(jìn)行邏輯A

41、ND；未被屏蔽的最高優(yōu)先級的中斷會被選中。仿真、下電和復(fù)位中斷是不可用IMASK寄存器屏蔽的，但是軟件上可以利用DIS INT指令來屏蔽下電中斷。表2. 復(fù)位時的外設(shè)中斷及優(yōu)先級中斷ID復(fù)位優(yōu)先級從DMA/主機(jī)端口接口00SPORT0接收11SPORT0發(fā)送22SPORT1接收33SPORT0發(fā)送44SPORT0接收/SPI055SPORT0發(fā)送/SPI166UART接收77UART發(fā)送88計時器A99計時器B1010計時器C1111可編程標(biāo)志0（任何PFx）1211可編程標(biāo)志1（任何PFx）1311存儲器DMA端口1411中斷控制（ICNTL）寄存器控制中斷嵌套以及全局使能和禁止中斷。通用可

42、編程標(biāo)志（PFx）引腳能夠配置為輸出，實現(xiàn)軟件中斷，以及（作為輸入）實現(xiàn)硬件中斷。可編程標(biāo)志引腳中斷可以配置為電平觸發(fā)、單沿觸發(fā)或者雙沿觸發(fā)。表3. 中斷控制（ICNTL）寄存器的位位描述03保留4中斷嵌套允許5全局中斷使能6保留7MAC有偏取整使能 89保留10PC堆棧中斷允許11循環(huán)堆棧中斷允許1215保留IRPTL寄存器用于強(qiáng)制和清除中斷。片內(nèi)堆棧會保存處理器的狀態(tài)并自動在處理中斷的過程中維持之。為了支持中斷、循環(huán)和子程序嵌套，PC堆棧深度為33級，循環(huán)堆棧深度為8級，狀態(tài)堆棧深度為16級。為了防止堆棧溢出，在PC堆棧低于三個單元或者高于28個單元時，PC堆棧能產(chǎn)生一個堆棧級別的中斷。下

43、面的指令可以全局使能或禁止中斷服務(wù)，而與IMASK的狀態(tài)無關(guān)。ENAINT;DISINT;復(fù)位時，中斷服務(wù)被禁止。為了實現(xiàn)中斷的快速服務(wù)，存在一套次級DAG和計算寄存器。在主次寄存器之間切換使得程序響應(yīng)服務(wù)中斷，同時保存DSP的狀態(tài)。DMA控制器ADSP-2191有一個DMA控制器，用以支持DSP內(nèi)核以最小的開銷自動地傳送數(shù)據(jù)。偷竊周期的DMA傳送會在ADSP-2191的內(nèi)部存儲器和它的任一個具有DMA能力的外設(shè)之間發(fā)生。另外，DMA傳送能夠在任何具有DMA能力的外設(shè)和連接到外部存儲器接口的外部設(shè)備之間完成。具有DMA能力的外設(shè)包括主機(jī)端口，所有的SPORT，所有的SPI端口，以及UART。每

44、個具有DMA能力的外設(shè)都有一個專用的DMA通道。為了描述每一個DMA序列，DMA控制器使用一套參數(shù)稱為DMA描述符。當(dāng)需要連續(xù)的DMA序列時，這些DMA描述符能夠被連接或者鏈接到一起，這樣，一個DMA序列的完成就自動地初始化并起動下一個序列。DMA序列不會與DSP競爭總線訪問，代之以DMA“偷竊”周期實現(xiàn)訪問存儲器。所有的DMA傳送都使用DMA總線，如第1頁的功能模塊圖所示。由于所有的外設(shè)使用同一個總線，所以需要DMA總線仲裁。DMA總線仲裁如表4所示。表4. I/O總線仲裁優(yōu)先級DMA總線主控器仲裁優(yōu)先級SPORT0接收DMA0最高SPORT1接收DMA1SPORT2接收DMA2SPORT0

45、發(fā)送DMA3SPORT1發(fā)送DMA4SPORT2發(fā)送DMA5SPI0接收/發(fā)送DMA6SPI1接收/發(fā)送DMA7UART接收DMA8UART發(fā)送DMA9主機(jī)端口DMA10存儲器DMA11最低主機(jī)端口ADSP-2191的主機(jī)端口作為外部主機(jī)的外部總線上的一個從屬機(jī)構(gòu)運(yùn)行。主機(jī)端口接口使得主機(jī)可以讀出或?qū)懭隓SP的存儲空間、引導(dǎo)空間或者內(nèi)部I/O空間。主機(jī)的實例包括外部的微控制器、微處理器或者ASIC。主機(jī)端口是一個復(fù)用 的地址和數(shù)據(jù)總線，提供了8位和16位的數(shù)據(jù)通路，使用異步傳輸協(xié)議。通過這個端口，一個片外的主機(jī)可以直接訪問DSP的整個存儲空間映射、引導(dǎo)存儲空間和內(nèi)部I/O空間。為了訪問DSP的

46、內(nèi)部存儲空間，主機(jī)會在每一次訪問時從DSP竊取一個周期。主機(jī)使用外部端口接口訪問DSP的外部存儲器，而不會延遲（或者竊取周期）DSP的內(nèi)核。因為主機(jī)能夠訪問內(nèi)部I/O存儲空間，所以主機(jī)可以控制DSP的任何I/O映射的外設(shè)。當(dāng)把DSP用作一個從屬機(jī)構(gòu)并且利用DMA為這些訪問自動遞增地址的時候，主機(jī)端口的效率最高。在這種情況下，無需為每一個數(shù)據(jù)傳送都從主機(jī)傳送一個地址。主機(jī)端口應(yīng)答（HACK）模式主機(jī)端口支持?jǐn)?shù)種模式（或者協(xié)議），來產(chǎn)生對于主機(jī)的HACK輸出。主機(jī)用HACK_P和HACK引腳來選擇ACK或者就緒模式。主機(jī)端口也支持兩種地址控制的模式：地址鎖存允許（ALE）和地址周期控制（ACC）模

47、式。DSP根據(jù)HALE和HWR輸入自動檢測ALE還是ACC模式。主機(jī)端口HACK信號極性可選為（僅在復(fù)位時）高有效或者低有效，這依賴于驅(qū)動于HACK_P引腳的電平值。HACK的極性作為只讀位被存入主機(jī)端口配置寄存器中。DSP使用HACK來為主機(jī)指示何時完成一個訪問。對于一個讀過程，當(dāng)有效的數(shù)據(jù)出現(xiàn)在讀緩沖區(qū)內(nèi)，并且主機(jī)端口此時未進(jìn)行寫操作時，則主機(jī)能夠進(jìn)行并完成一個訪問。對于一個寫過程，當(dāng)寫緩沖區(qū)不滿并且主機(jī)端口此時未進(jìn)行寫操作時，則主機(jī)能夠完成一個訪問。主機(jī)端口配置寄存器中的兩個模式位HPCR7:6定義了HACK引線的功能性。HPCR6在復(fù)位時初始化，這基于驅(qū)動于HACK和HACK_P引腳（

48、如表5中所示）上的電平值；HPCR7在復(fù)位時會被清零。復(fù)位后，可以通過對主機(jī)端口寄存器的一個寫訪問，來修改HPCR7:6。表5. 主機(jī)端口應(yīng)答模式選擇復(fù)位時的驅(qū)動值HPCR7:6初始值應(yīng)答模式HACK_PHACK第7位第6位0001就緒模式0100ACK模式1000ACK模式1101就緒模式由HPCR7:6選擇的功能模式如下所述（假設(shè)信號高有效）：l ACK模式應(yīng)答在選通時有效；HACK在選通的前沿變高，指示何時訪問能夠完成。在主機(jī)取得HACK有效之后，它能夠通過撤去選通完成訪問。然后，主機(jī)端口撤去HACK。l 就緒模式就緒在選通時有效，在訪問期間變低，插入等待狀態(tài)。如果主機(jī)端口不能完成訪問，

49、它就撤掉對HACK/READY引線的維持。在這種情況下，主機(jī)必須通過保持發(fā)出的選通來拓展訪問。當(dāng)主機(jī)取得發(fā)出的ACK，那么，它能夠通過撤銷選通，進(jìn)行并完成訪問。當(dāng)處于地址周期控制（ACC）模式和ACK或就緒應(yīng)答模式時，HACK為任何地址周期返回有效狀態(tài)。主機(jī)端口片選有兩種片選信號與主機(jī)端口相關(guān)：HCMS和HCIOMS。主機(jī)芯片存儲器選擇（HCMS）使得主機(jī)選擇DSP并直接訪問DSP的內(nèi)部/外部存儲空間或者引導(dǎo)存儲空間。主機(jī)芯片I/O存儲器選擇（HCIOMS）使得主機(jī)選擇DSP并直接訪問DSP的內(nèi)部I/O存儲空間。在開始一個直接訪問之前，主機(jī)會配置主機(jī)端口接口寄存器，說明外部數(shù)據(jù)總線（8位或16

50、位）的寬度和目標(biāo)地址頁（在IJPG寄存器內(nèi)）?；谀繕?biāo)地址，DSP在訪問過程中產(chǎn)生所需的存儲器選擇信號。主機(jī)端口接口將來自于一個、兩個或三個連續(xù)的主機(jī)訪問（直到一個24位的值）的數(shù)據(jù)結(jié)合為一個DMA總線訪問，以預(yù)取主機(jī)直接讀或者之后直接寫。在匯編更大的字的過程中，主機(jī)端口接口為每個字節(jié)的訪問發(fā)出ACK，不起動一個讀或完成一個寫操作。否則，當(dāng)成功完成存儲器訪問時，主機(jī)端口接口發(fā)出ACK。DSP串行口（多個SPORT）ADSP-2191集成了三個完全同步的串行口（SPORT0、SPORT1和SPORT2），以實現(xiàn)串行和多處理器通訊。這些SPORT支持以下的特征：l 雙向操作每個SPORT都有獨(dú)立的

51、發(fā)送和接收引腳。l 緩沖的（深度為8）發(fā)送和接收端口每個端口都有一個數(shù)據(jù)寄存器，用于向/從其他DSP元件傳送數(shù)據(jù)字，還有移位寄存器，用于將數(shù)據(jù)移入和移出數(shù)據(jù)寄存器。l 時鐘每個發(fā)送和接收端口都能使用一個外部串行時鐘（75MHz）或者產(chǎn)生自己的時鐘，頻率范圍從1144Hz到75MHz。l 字長每個SPORT支持串行數(shù)據(jù)字的長度為3到16位，以大Endian（MSB）或小Endian（LSB）格式傳送。l 幀每個發(fā)送和接收端口都能運(yùn)行在有或沒有對每個數(shù)據(jù)字的幀同步信號的狀態(tài)。幀同步信號能夠內(nèi)部產(chǎn)生，也能外部產(chǎn)生，高有效或低有效，伴隨著兩個脈寬之一和早或晚幀同步。l 硬件壓擴(kuò)每個SPORT都能根據(jù)I

52、TU建議G.7.11完成A律或律壓擴(kuò)。壓擴(kuò)可以在SPORT的發(fā)送和/或接收通道上選擇，沒有附加的等待時間。l 單周期開銷的DMA操作每個SPROT都能自動地接收和發(fā)送多個緩沖區(qū)的存儲數(shù)據(jù)，每個DSP周期一個數(shù)據(jù)字。DSP內(nèi)核和主機(jī)處理器都能在SPORT和存儲器之間連接或鏈接DMA傳送序列。鏈接的DMA能夠通過建立鏈接的DMA描述符（DMA傳送的參數(shù)）動態(tài)地定位和更新。l 中斷每個發(fā)送和接收端口都能在完成一個數(shù)據(jù)字的傳送時，或者在通過DMA傳送一整個數(shù)據(jù)緩沖區(qū)或多個緩沖區(qū)之后，產(chǎn)生一個中斷。l 多通道能力每個SPORT都支持H.100標(biāo)準(zhǔn)。串行外設(shè)接口（SPI）端口DSP有兩個SPI兼容的端口，

53、使得DSP可以與多個SPI兼容的設(shè)備進(jìn)行通訊。這些端口與SPORT2復(fù)用，是SPORT2還是SPI端口有效，取決于硬件復(fù)位時OPMODE引腳的狀態(tài)。SPI接口使用三個引腳傳送數(shù)據(jù)：兩個數(shù)據(jù)引腳（主輸出從輸入，MOSIx，和主輸入從輸出，MISOx）和一個時鐘引腳（串行時鐘，SCKx）。兩個SPI片選輸入引腳（SPISSxx）使其他的SPI設(shè)備選擇DSP，14個SPI片選輸出引腳（SPIxSEL7-1）使DSP選擇其他SPI設(shè)備。SPI選擇引腳被重新配置為可編程標(biāo)志引腳。使用這些引腳，SPI端口提供一個全雙工、同步串行接口，支持主、從模式和多主控器環(huán)境。每個SPI端口的波特率和時鐘相位/極性都是

54、可編程的（見圖3），并且每個都有一個集成的DMA控制器，可以對其配置以支持發(fā)送和接收數(shù)據(jù)流。在任一給定時刻，SPI的DMA控制器僅僅能夠進(jìn)行單向訪問。圖3. SPI時鐘頻率計算在傳送過程中，SPI端口通過在兩條串行數(shù)據(jù)線上串行移入和移出數(shù)據(jù)，實現(xiàn)同時發(fā)送和接收。串行時鐘線使得在兩條串行數(shù)據(jù)線上的移位和采樣同步。在主控制模式下，DSP內(nèi)核執(zhí)行如下的序列，來建立和初始化SPI傳送：1. 使能并配置SPI端口的操作（數(shù)據(jù)大小和傳送格式）。2. 使用SPIxSELy輸出引腳（被重新配置為可編程標(biāo)志引腳）選擇目標(biāo)SPI從控制器。3. 在I/O存儲空間（僅在DMA模式下可選）的第0頁定義一個或多個DMA描

55、述符。4. 使能SPI DMA引擎并指定傳送方向（僅在DMA模式下可選）。5. 僅在非DMA模式時，讀或?qū)慡PI端口的接收或發(fā)送數(shù)據(jù)緩沖區(qū)。SCKx線產(chǎn)生已編程的時鐘脈沖，從而實現(xiàn)同步地從MOSIx上移出數(shù)據(jù)和在MISOx上移入數(shù)據(jù)。僅在DMA模式下，傳送會一直繼續(xù)，直到SPI DMA字計數(shù)從1轉(zhuǎn)變?yōu)?。在從控制模式下，DSP內(nèi)核執(zhí)行如下序列，來建立SPI端口從主控制器發(fā)送器接收數(shù)據(jù)：1. 使能并配置SPI從屬端口以匹配建立在主控制器（數(shù)據(jù)大小和傳送格式）SPI發(fā)送器上的運(yùn)行參數(shù)。2. 在存儲空間的第0頁定義并產(chǎn)生一個接收DMA描述符，以在數(shù)據(jù)傳送結(jié)束時產(chǎn)生中斷（僅在DMA模式下可選）。3.

56、為接收訪問使能SPI DMA引擎（僅在DMA模式下可選）。4. 在SPISSxx輸入引腳（被重新配置為可編程標(biāo)志引腳）上接收到一個來自于主控制器的SPI片選之后，在適當(dāng)?shù)腟PI SCKx邊沿處開始接收數(shù)據(jù)。僅在DAM模式下，接收會一直繼續(xù)，直到SPI DMA字計數(shù)從1轉(zhuǎn)變?yōu)?。通過將下一個DMA描述符入列，DSP的內(nèi)核可以繼續(xù)運(yùn)行。從模式的發(fā)送操作是類似的，除了DSP內(nèi)核會在存儲空間指定發(fā)送數(shù)據(jù)的數(shù)據(jù)緩沖區(qū)，產(chǎn)生并釋放對發(fā)送DMA描述符的控制，以及開始填充SPI端口的數(shù)據(jù)緩沖區(qū)。如果SPI控制器沒有及時就緒發(fā)送，它會發(fā)送一個“零”字。UART端口UART端口提供了一個簡化的UART接口，可以連接到另一個外設(shè)或者主機(jī)。它可以完成串行數(shù)據(jù)的全雙工、異步傳送。UART的選項包