1、寄存器的原理寄存器是用來(lái)存放二進(jìn)制數(shù)碼的邏輯部件，在計(jì)算機(jī)和數(shù)字電路中應(yīng)用廣泛。寄存器存放數(shù)碼的方式有并行和串行兩種。并行方式是數(shù)碼各位從各對(duì)應(yīng)位輸入端同時(shí)輸入到寄存器中；串行方式是數(shù)碼從一個(gè)輸入端逐位輸入到寄存器中。寄存器取出數(shù)碼的方式也有并行和串行兩種。并行方式是指被取出的數(shù)碼在各對(duì)應(yīng)位輸出端上同時(shí)出現(xiàn)；串行方式是指被取出的數(shù)碼在一個(gè)輸出端上逐位出現(xiàn)。寄存器分?jǐn)?shù)碼寄存器和移位寄存器兩種。一、數(shù)碼寄存器這種寄存器只有寄存數(shù)碼和清除原有數(shù)碼的功能。寄存器由觸發(fā)器組成。由于一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制數(shù)，因而要存儲(chǔ)幾位二進(jìn)制數(shù)就需要幾個(gè)觸發(fā)器。圖1所示是由F0F3等四個(gè)D觸發(fā)器組成的4位數(shù)碼寄存

2、器。四個(gè)觸發(fā)器的CP端連接在一起成為它的控制端，要存儲(chǔ)的數(shù)碼加到觸發(fā)器的D輸入端。假定要存儲(chǔ)的二進(jìn)制數(shù)是1101，它們被分別加到觸發(fā)器的D輸入端，即D0=1，D1=0，D2=1，D3=1。當(dāng)CP脈沖（亦稱寄存指令）到來(lái)后。由于D觸發(fā)器的特性方程是在CP=1時(shí)Qn+1=D,所以在CP脈沖上升沿之后，四個(gè)觸發(fā)器的狀態(tài)從高位到低位被分別置成1101，即Q0=1，Q1=0，Q2=Q3=1，輸入的二進(jìn)制數(shù)碼被存儲(chǔ)到這個(gè)寄存器里了。顯然，D0D3是寄存器并行的數(shù)據(jù)輸入端，Q0Q3是寄存器并行的輸出端，數(shù)碼寄存器是一種并行輸入、并行輸出寄存器。圖1 D觸發(fā)器組成的4位數(shù)碼寄存器邏輯圖二、移位寄存器移位寄存器

3、指具有移位功能的寄存器，即每當(dāng)來(lái)一個(gè)CP脈沖（亦稱移位脈沖），觸發(fā)器的狀態(tài)便向右或向左移一位，也就是指寄存器的數(shù)碼可以在移位脈沖的控制下依次進(jìn)行移位。移位寄存器在計(jì)算機(jī)中應(yīng)用廣泛。1、單向移位寄存器 圖2所示為用D觸發(fā)器組成的4位左稱寄存器，需要移位的信號(hào)加在最低位觸發(fā)器F0的輸入端，然后按次序把低位觸發(fā)器的Q端接到相連高位觸發(fā)器的D輸入端上。4個(gè)觸發(fā)器的直接置0端R0并聯(lián)連接，作為清零端。移位過(guò)程：首先，寄存器應(yīng)清零。令R0=0，則各觸發(fā)器均為0態(tài)（工作時(shí)，應(yīng)使=1）。假定要輸入進(jìn)行移位的數(shù)碼是1101，在第一個(gè)CP來(lái)到前，四個(gè)觸發(fā)器的輸入端分別是：D0=1，D1=Q0=0，D2=Q1=0，

4、D3=Q2=0。當(dāng)?shù)谝粋€(gè)CP到來(lái)，在CP上升沿之后，觸發(fā)器F0翻轉(zhuǎn)成1態(tài)，即Q0=1，而觸發(fā)器F1、F2、F3則保持0態(tài)不變，即Q1=Q2=Q3=0，整個(gè)寄存器的狀態(tài)是0001。第二個(gè)CP來(lái)到前，D0=1，D1=Q0=1，D2=Q1=0，D3=Q2=0。第二個(gè)CP到來(lái)后，觸發(fā)器F0和F1被置成1，F(xiàn)2和F3則保持0態(tài)，整個(gè)寄存器的狀態(tài)為0011。以此類(lèi)推，當(dāng)?shù)谒膫€(gè)CP到來(lái)后，圖2 4位左移寄存器邏輯圖整個(gè)寄存器的狀態(tài)將成為1101?？梢?jiàn)，通過(guò)CP的控制，在4個(gè)CP之后，輸入信號(hào)1101經(jīng)過(guò)4次移位后被移到這個(gè)寄存器中?；蛘哒f(shuō)1個(gè)串行輸入信號(hào)經(jīng)4次移位后被移到這個(gè)寄存器中。如果這時(shí)從這個(gè)寄存器的

5、Q端取信號(hào)，得到的是1個(gè)并行的4位二進(jìn)制數(shù)碼。又可以再經(jīng)過(guò)4個(gè)移位脈沖，將所有數(shù)碼1101以從高到低的次序從最高位觸發(fā)器F3的輸出端Q3串行輸出。由此可見(jiàn)移位寄存器有串行輸入-并行輸出及串行輸入-串行輸出兩種存取方式。表1為4位左移寄存器的狀態(tài)表。表1 4位左移寄存器狀態(tài)表除了左移的寄存器，還有能向右移動(dòng)的寄存器，它的工作原理與左移的寄存器大致相同。圖3所示為用JK觸發(fā)器組成的4位右移寄存器，最高位觸發(fā)器F3接成D觸發(fā)器，其余各觸發(fā)器也具有D觸發(fā)器的功能。與左移寄存器不同的是右移寄存器是從高位觸發(fā)器的輸入端將數(shù)碼以由低到高的次序逐次輸入到最低位觸發(fā)器的輸入端。其工作原理分析，這里從略。圖3 4

6、位右移寄存器邏輯圖2、雙向移位寄存器 既能左移（由低位到高位）又能右移（由高位到低位）的寄存器，稱為雙向移位寄存器，這種工作方式在計(jì)算機(jī)中應(yīng)用較多。集成4位雙向移位寄存器74LS194的外形及外引線排列如圖4所示。圖中DSR為數(shù)據(jù)右圖4 74LS194外形及外引線排列圖移輸入端，DSL為數(shù)據(jù)左移輸入端，D0D3為數(shù)據(jù)并行輸入端，M1、M0為工作方式控制端，CR為清零端，CP為時(shí)鐘脈沖輸入端，Q0Q3為并行輸出端。表2所示為74LS194的功能表。表2 74LS194功能表M1 M0功 能0 1111 0 00 11 01 1清 零保 持右 移左 移 并行輸入當(dāng)M1M0=00時(shí)，寄存器中的確數(shù)據(jù)

7、保持不變；當(dāng)M1M0=01時(shí)，寄存器為右移工作方式，數(shù)據(jù)由DSR串行輸入，從Q3串行輸出；當(dāng)M1M0=10時(shí)，寄存器為左移工作方式，數(shù)據(jù)由DSL串行輸入，從Q0串行輸出；當(dāng)M1M0=11時(shí)，寄存器為并行工作方式，在CP上升沿到達(dá)時(shí)，將輸入到D0D3的數(shù)據(jù)同時(shí)存入寄存器中，此時(shí)也可將數(shù)據(jù)從Q0Q3并行輸出。TTL電路集成移位寄存器常用型號(hào)有8位單向移位寄存器74164、74LS164、74165、74LS165；4位雙向移位寄存器74194、74S194、74LS194；8位雙向移位寄存器74198等。CMOS電路移位寄存器常用型號(hào)有18位單向靜態(tài)移位寄存器CD4006；雙4位單向靜態(tài)移位寄存器

8、CD4015；8位單向靜態(tài)移位寄存器CD4014；4位雙向移位寄存器CD4035、CD40194等。三、寄存器應(yīng)用實(shí)例用雙向移位寄存器74LS194構(gòu)成環(huán)形脈沖分配器環(huán)形脈沖分配器見(jiàn)圖5，是一片集成4位雙向移位寄存器74LS194，當(dāng)在其輸入端加上一定的輸入和控制信號(hào)，進(jìn)入正常工作狀態(tài)后，在其輸出端Q0Q3將依次出現(xiàn)矩形脈沖，并反復(fù)循環(huán)輸出。圖中將74LS194輸出端Q3反饋接到右移輸入端DSR，使DSR=Q3；將、M1M0、D0D3接邏輯開(kāi)關(guān)，Q0Q3接LED；令=1，使M1M0=11，寄存器處于并行輸出方式；在數(shù)據(jù)并行輸入端輸入數(shù)據(jù)D0D1D2D3=1000，加CP脈沖在其上升沿把并行輸入

9、數(shù)據(jù)傳送到輸出端，即Q0Q1Q2Q3=1000。圖5 環(huán)形脈沖分配器工作時(shí)令M1M0=01，寄存器處于左移工作方式。由于DSR=Q3，則DSR的輸出狀態(tài)隨Q3的輸出狀態(tài)而串行變化。起初DSR=Q3=0，在第一個(gè)CP脈沖上升沿到達(dá)時(shí)，DSR的數(shù)碼0送入Q0，Q0端原來(lái)的數(shù)碼1也右移一位，使Q1=1，這樣依次移位，使并行輸出Q0Q1Q2Q3=0100，而DSR=0；類(lèi)此分析，在第二個(gè)時(shí)鐘脈沖上升沿到來(lái)后，Q0Q1Q2Q3=0010，而DSR=0，第三個(gè)時(shí)鐘脈沖上升沿到來(lái)后，Q0Q1Q2Q3=0001，而DSR=1；，到第四個(gè)時(shí)鐘脈沖上升沿出現(xiàn)后，顯然Q0Q1Q2Q3=1000，即寄存器重新回到原來(lái)狀態(tài)。如不斷輸出移位脈