1、湘潭大學(xué)學(xué)生實驗報告實驗名稱： 驗證74LS181模塊編寫16位運算器 一實驗?zāi)康模哼\用Quartus II熟悉HDL語言編程及模塊調(diào)用，掌握算術(shù)邏輯單元（ALU）的工作原理，熟悉簡單運算器的數(shù)據(jù)傳送通路，驗證74LS181模塊設(shè)計出16位運算器的verilog HDL代碼。完成的16位運算器硬件測試，驗證16位運算器的算術(shù)及邏輯運算功能，從而理解運算器的功能。用74LS181模塊或AMD2901模塊編寫16位運算器，要求能夠完成加法運算，減法運算，加1運算，減1運算，邏輯與，左移運算，右移運算，求反運算，并給出為0標志Z，進位標志C，符號標志N，校驗標志P。運算結(jié)果和標志位在8位數(shù)碼管和LE

2、D上顯示出來二實驗原理：ALU能進行多種算術(shù)運算和邏輯運算。4位ALU-74LS181能進行16種算術(shù)運算和邏輯運算。功能表如下：方式M=1邏輯運算M=0算術(shù)運算S3 S2 S1 S0邏輯運算CN=1（無進位）CN=0（有進位） L L L LAA加1 L L L HA+B(A+B)加1 L L H L(A+/B)加1L L H H0減10L H L L)A加A()A加(A)加1L H L H(A+B)加A(A+B)加A加1L H H LABA減B減1A減BL H H HAA()減1AH L L L+BA加ABA加AB加1H L L HA加BA加B加1H L H LB(A+)加AB(A+)加A

3、B加1H L H HABAB減1ABH H L L1F=A加AA加A加1H H L HA+(A+B)加A(A+B)加A加1H H H LA+B(A+)加A(A+)加A加1H H H HAA減1AALU-74LS181引腳說明：M=1邏輯運算，M=0算術(shù)運算。引腳說明M狀態(tài)控制端M=1邏輯運算；M=0算術(shù)運算。S3 S2 S1 S0運算選擇控制S3 S2 S1 S0決定電路執(zhí)行哪一種算術(shù)A3 A2 A1 A0運算數(shù)1，引腳3為最高位B3 B2 B1 B0運算數(shù)2，引腳3為最高位Cn 最低位進位輸入Cn=0有進位，Cn=1無進位；Cn+4本片產(chǎn)生的進位信號Cn+4=0有進位，Cn+4=1無進位；F

4、3 F2 F1 F0F3 F2 F1 F0運算結(jié)果，F(xiàn)3為最高位三實驗容與步驟： 1.根據(jù)書上的SN74181功能表寫出相應(yīng)的SN74181的HDL代碼 2.利用quartus II軟件測試代碼 創(chuàng)建相應(yīng)的波形圖 測驗代碼是否準確。 3.綁定引腳，在模擬系統(tǒng)上測試四實驗環(huán)境與設(shè)備：Quartus II程序軟件五 實驗代碼設(shè)計module sn74181(A,B,F,S,Cn,C,M);input3:0A,B;input3:0S;inputM,Cn;output C;output3:0F;reg3:0F;regC;reg3:0 Q ,W;always (S)beginQ=A;W=B;case(S

5、)b0000:beginif(M=1) begin C=0;F=Q; endelsebeginif(Cn=0)C,F=A+1;else C,F=A;end endb0001:beginif(M=1) begin C=0; F=(A|B); endelsebeginif(Cn=0)C,F=(A|B)+1;else C,F=A|B;end endb0010:beginif(M=1) begin C=0; F=(Q)&B; endelsebeginif(Cn=0)C,F=(A|(W)+1;else C,F=A|(W);end endb0011:beginif(M=1) begin C=0; F=0;

6、 endelsebeginif(Cn=0)F=0;else C,F=F-1;end endb0100:beginif(M=1) begin C=0;F=(A&B); endelsebeginif(Cn=0)C,F=A+(A&(W)+1;else C,F=A+(A&(W);end endb0101:beginif(M=1) begin C=0; F=W; endelsebeginif(Cn=0)C,F=(A|B)+(A&(W)+1;else C,F=(A|B)+(A&(W);end endb0110:beginif(M=1) begin C=0;F=AB; endelsebeginif(Cn=0

7、)C,F=A-B;else C,F=A-B-1;end endb0111:beginif(M=1) begin C=0;F=A&(W); endelsebeginif(Cn=0)C,F=A&(W);else C,F=(A&(W)-1;end endb1000:beginif(M=1) begin C=0;F=(Q)|B; endelsebeginif(Cn=0)C,F=A+(A&B)+1;else C,F=A+(A&B);end endb1001:beginif(M=1) begin C=0;F=(AB); endelsebeginif(Cn=0)C,F=A+B+1;else C,F=A+B;

8、end endb1010:beginif(M=1) begin C=0;F=B; endelsebeginif(Cn=0)C,F=(A|(W)+(A&B)+1;else C,F=(A|(W)+(A&B);end endb1011:beginif(M=1) begin C=0;F=A&B; endelsebeginif(Cn=0)C,F=A&B;else C,F=(A&B)-1;end endb1100:beginif(M=1) begin C=0;F=1; endelsebeginif(Cn=0)C,F=A+A+1;else C,F=A+A;end endb1101:beginif(M=1)

9、begin C=0;F=A|(W); endelsebeginif(Cn=0)C,F=(A|B)+A+1;else C,F=(A|B)+A;end endb1110:beginif(M=1) begin C=0;F=A|B; endelsebeginif(Cn=0)C,F=(A|(W)+A+1;else C,F=(A|(W)+A;end endb1111:beginif(M=1) begin C=0;F=A; endelsebeginif(Cn=0)C,F=A;else C,F=A-1;end endendcaseendendmodule符號說明：A B：輸入S M Cn：模式選擇（輸入）F：輸出C：進位六實驗驗證與測試測試幾組數(shù)據(jù)