1、實(shí)驗(yàn)4.9 組合邏輯電路的設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?. 掌握組合邏輯電路的設(shè)計(jì)方法與測試方法2. 了解組合邏輯電路的競爭冒險現(xiàn)象二、 實(shí)驗(yàn)儀器與器材1. 集成與非門若干塊2. 數(shù)字實(shí)驗(yàn)箱一臺三、 實(shí)驗(yàn)原理組合邏輯電路的設(shè)計(jì)是給定一定的邏輯功能，要求用門電路實(shí)現(xiàn)這一邏輯功能。用小規(guī)模集成電路(SSI)進(jìn)行組合邏輯電路設(shè)計(jì)的一般步驟是：（1）根據(jù)實(shí)際問題對邏輯功能的要求，定義輸入輸出邏輯變量，列出真值表。（2）通過化簡和變換得到符合要求（一般為與非關(guān)系）的最簡邏輯表達(dá)式。（3）根據(jù)最簡的邏輯表達(dá)式畫出邏輯圖，實(shí)現(xiàn)邏輯功能。組合邏輯電路設(shè)計(jì)的關(guān)鍵之一，是對輸入邏輯變量和輸出邏輯變量作出合理的定義，在定義時

2、，應(yīng)注意以下幾點(diǎn)：（1） 有具有二值性的命題才能定義成輸入或輸出邏輯變量。（2） 把邏輯變量取1值的定義表達(dá)清楚。組合邏輯電路的設(shè)計(jì)都是在理想的情況下進(jìn)行的，即假定一切邏輯器件都沒有延遲效應(yīng)。但事實(shí)并非如此，信號通過任何導(dǎo)線和器件都存在一個響應(yīng)時間。由于工藝上的原因，各器件的延遲時間離散型非常大，往往按照理想情況下設(shè)計(jì)的邏輯電路，在實(shí)際工作中有可能會產(chǎn)生錯誤輸出。一個組合邏輯電路，在它的輸入信號變化時，輸出出現(xiàn)瞬時錯誤的現(xiàn)象稱為組合邏輯電路的冒險現(xiàn)象。冒險現(xiàn)象直接影響數(shù)字設(shè)備的可靠性和穩(wěn)定性，故要設(shè)法消除。四、實(shí)驗(yàn)內(nèi)容1. 設(shè)計(jì)一個交通燈報(bào)警電路。在三個輸入變量中，當(dāng)兩個或兩個以上輸入端為“1

3、”時，屬不正常狀態(tài)，應(yīng)該發(fā)出報(bào)警。（1） 邏輯抽象輸入變量為A、B、C三個交通燈，燈亮?xí)r認(rèn)為是“1”，燈滅時為“0”。輸出變量為Y，正常時，輸出為“0”，燈不亮鈴不響；出現(xiàn)故障時，輸出為“1”，燈亮鈴響。（2）邏輯狀態(tài)表ABCY00000010010001111000101111011111得到邏輯表達(dá)式F=AB+ BC+ AC（3）邏輯電路圖開關(guān)閉合為信號1,斷開為信號0。經(jīng)檢驗(yàn)，電路完全和邏輯狀態(tài)表值完全吻合。股可以證明電路是正確的。2.設(shè)計(jì)一個一位8421BCD碼的檢碼電路，當(dāng)輸入數(shù)碼等于或大于1010時，電路應(yīng)輸出“1”，否則輸出為“0”。（1） 邏輯抽象A、B、C、D分別代表四位二進(jìn)

4、制碼，輸出為“1”時燈亮，輸出為“0”時燈不亮。（2） 邏輯狀態(tài)表ABCDF00000000100010000110010000101001100011101000010010101011011111001110111110111111（3） 邏輯表達(dá)式Y(jié)=（4） 邏輯電路3設(shè)計(jì)一個三人無棄權(quán)表決電路。（1）邏輯抽象A、B、C分別代表三個人，同意為“1”，不同意為“0”，大于等于兩人同意時輸出為“1”，否則輸出“0”。（2）邏輯狀態(tài)表ABCF00000010010001111000101111011111（2） 邏輯表達(dá)式同電路一（3） 邏輯電路同電路圖一4設(shè)計(jì)一個有三個參賽組參加比賽的搶答器

5、電路。（1）邏輯抽象A、B、C分別代表三個組，第一個人搶答閉合開關(guān)輸入為“1”，對應(yīng)的燈亮燈亮，表示輸出“1”；當(dāng)再有人搶答時，對應(yīng)的燈不再亮。(2) 思考分析電路要求，設(shè)計(jì)電路。與非門的性質(zhì)，“有0出1，全1出0”。如果有一段作為控制端，另一端作為信號段，那么控制端只有在1時，信號才能被傳輸。又顯然，電路需要引入反饋，由此引入的反饋就容易確定了。 即初始所有反饋信號都為1，當(dāng)有一人輸入1時，須向另兩方反饋為0的信號，來抑制信號的傳輸，從而鎖定電路。由此，不難作出電路。(3) 邏輯電路為仿真結(jié)果完全和理論值對應(yīng)。五、 實(shí)驗(yàn)結(jié)果及誤差分析由此次邏輯電路設(shè)計(jì)的實(shí)驗(yàn)，明白了怎樣去設(shè)計(jì)一個數(shù)字電路。具體的步驟在前面已作了說明，對大部分電路都很實(shí)用。在設(shè)計(jì)最后一個電路時，覺得更需要邏輯分析，用邏輯狀態(tài)表已不是很適用，最后，順利的做出來了。但仍想證實(shí)一下自己所想是否正確？這個電路是否可以按照常規(guī)的步驟去設(shè)計(jì)？望老師解答，謝謝。在實(shí)驗(yàn)室做實(shí)驗(yàn)時，第四個硬件實(shí)驗(yàn)和仿真有出入。仿真得到的結(jié)果是理想的，但在