f p g a 片內(nèi)延時(shí)鎖相環(huán)架構(gòu)研究與設(shè)計(jì) 摘要 f p g a ( 現(xiàn)場(chǎng)可編程門陣列) 芯片是i c 領(lǐng)域的重要組成部分，越來越多的 集成電路設(shè)計(jì)和仿真依靠其來完成。目前市場(chǎng)上的f p g a 芯片以歐美大公司的 產(chǎn)品占主導(dǎo)，國(guó)內(nèi)的可編程邏輯芯片設(shè)計(jì)和制造尚處于起步階段，因此這一方 向的研究具有重要的價(jià)值和意義。論文以一款國(guó)內(nèi)自主研發(fā)的0 2 5 u mc m o s 工藝s r a m 型f p g a 芯片設(shè)計(jì)為基礎(chǔ)，主要介紹了f p g a 芯片內(nèi)延時(shí)鎖相環(huán)架 構(gòu)研究設(shè)計(jì)及其應(yīng)用，并在原有架構(gòu)的基礎(chǔ)上提出并設(shè)計(jì)了兼具更快的鎖定速 度和穩(wěn)定的時(shí)鐘調(diào)節(jié)能力的新型延時(shí)鎖相環(huán)架構(gòu)o s d l l 。 論文介紹了延時(shí)鎖相環(huán)( d e l a yl o c k e dl o o p ) 的工作原理，電路結(jié)構(gòu)組成， 子模塊功能定義以及設(shè)計(jì)等，其中數(shù)字控制邏輯依據(jù)半定制數(shù)字電路設(shè)計(jì)流程 設(shè)計(jì)完成，鑒相器，可調(diào)延時(shí)鏈和時(shí)鐘生成模塊等依據(jù)全定制流程設(shè)計(jì)完成。 經(jīng)過數(shù)?；旌戏抡嫫脚_(tái)，設(shè)計(jì)仿真通過并整合至f p g a 芯片內(nèi)部。此1 0 0 萬門 f p g a 芯片完成流片后，m p w 功能及性能測(cè)試達(dá)到設(shè)計(jì)指標(biāo)。該f p g a 內(nèi)d l l 模塊的工作時(shí)鐘的輸入范圍為2 0 m h z 到2 0 0 m h z ，與同類產(chǎn)品相比具有更高的 精度、更低的功耗以及達(dá)到了較高的性能指標(biāo)。 o s d l l 的設(shè)計(jì)是在原有d l l 架構(gòu)的基礎(chǔ)上融入了o n e s h o t 延時(shí)計(jì)算技術(shù)， 優(yōu)化了d l l 時(shí)鐘調(diào)節(jié)原理。在不過多增加芯片面積的情況下較大程度的減少了 d l l 鎖定時(shí)間，進(jìn)一步提高了d l l 和用戶設(shè)計(jì)的系統(tǒng)性能。 d l l 應(yīng)用領(lǐng)域極其廣泛，例如可以作為時(shí)鐘管理模塊嵌入到a s i c 或f p g a 芯片內(nèi)部，也可以作為i p 在s o c 系統(tǒng)中成為獨(dú)立的集成子模塊。在f p g a 內(nèi) 可以完成時(shí)鐘同步，分頻，倍頻等時(shí)鐘管理功能，同時(shí)可以作為板級(jí)設(shè)計(jì)提供 時(shí)鐘源，簡(jiǎn)化設(shè)計(jì)。 關(guān)鍵詞：延時(shí)鎖相環(huán)；f p g a ；快速鎖定；時(shí)鐘管理技術(shù)： r e s e a r c ha n dd e s i g no ff p g a d e l a yl o c k e dl o o p a r c h i t e c t u r e a b s t r a c t f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) c h i pi sa ni m p o r t a n tp a r to fi c i n d u s t r yp r o d u c t s m o r ea n dm o r ei cd e s i g n sa n ds i m u l a t i o n sa r ei m p l e m e n t e d u s i n gf p g a t o d a y sf p g ac h i pm a r k e ti sd o m i n a t e db yu so re u r o p ec o m p a n i e s a n da l m o s tn of p g as e r i e sp r o d u c ti sd e s i g n e da n dm a n u f a c t u r e di nc h i n a w h i c h m a k e st h i sp a p e rs i g n i f i c a n tv a l u a b l ea c c o r d i n gt ot h i sr e s e a r c hd i r e c t i o n b a s e do n as r a mf p g ac h i pp r o j e c tt h a ti sf a b r i c a t e du s i n gt h es m i c0 2 5 u mc m o s p r o c e s s ，r e s e a r c ha n dd e s i g no ff p g ai n s i d e c h i pd e l a yl o c k e dl o o p ( d l l ) a r c h i t e c t u r ei sp r e s e n t e da n dan e wf a s t 1 0 c kv e r s i o nd l la r c h i t e c t u r e ，o s d l l ， w h i c hc a nb a l a n c el o c kt i m ec o s ta n ds t a b l ec l o c km a n a g e m e n tp e r f o r m a n c e i s i n t r o d u c e da n dd e s i g n e d t h ed l ld e s i g n e di nt h et h e s i si sap a r to ft h ef p g ac h i pp r o je c t i nt h i s p a p e rt h ep r i n c i p l e sa n di m p l e m e n t a t i o no ft h eb a s i cm o d u l e sa r ep r e s e n t e da n dt h e f r a m eo ft h ew h o l ec i r c u i ti si n t r o d u c e d i nw h i c hd i g i t a lc o n t r o ll o g i ei sd e s i g n e d t h r o u g hh a l f c u s t o mf l o wa n do t h e rs u b m o d u l e ss u c ha s p h a s ed e t e c t o r , p r o g r a m m a b l ed e l a yc h a i na n dc l o c kg e n e r a t o ra r ed e s i g n e da c c o r d i n gt of u l l c u s t o md e s i g nf l o w a f t e rd i g i t a l & a n a l o gm i x s i m u l a t i o no fd l l t h ew h o l e d e s i g ni se m b e d d e di nf p g ac h i pc i r c u i ta n dt h i sf p g ai sf a b r i c a t e du s i n gt h e s m i c0 2 5 u mc m o sp r o c e s s t h et e s tr e s u l to ff p c am p ws h o w st h a td l lr u n s w e l lb o t hi nf u n c t i o na n dp e r f o r m a n c ep e r s p e c t i v e s t h ei n p u tf r e q u e n c yr a n g eo f t h ef p g ad l ld e s i g n e di nt h et h e s i sc a nb eo p e r a t e df r o m2 0 m h z 2 0 0 m h z c o m p a r e dw i t ht h ec o u n t e r p a r td e s i g n s ，t h ep r o p o s e dd l l h a st h ea d v a n t a g e so f h i g hp r e c i s i o na n dl o wp o w e rc o n s u m p t i o nw i t hh i g hp e r f o r m a n c e s b a s e do nt h ef o r m a lv e r s i o nd l l ，an e wf a s t 1 0 c kd e l a y l o c k e dl o o p o s d l l i sd e s i g n e d o s d l lc a nl o c km u c hf a s t e rt h a nd l lw h i l ei ts t i l lm a i n t a i n s s t a b l ec l o c km a n a g e m e n ta b i l i t y o n e s h o td e l a yc a l c u l a t i o nt e c h n o l o g yi su s e di n o s d l la n dw o r k ss m o o t h l yt o g e t h e rw i t hd l la d i u s t i n gm e c h a n i s m o s d l l d o e s n tc o s tm u c hm o r es i l i c o ns p a c ea n dr a i s e sl o c ks p e e dt r e m e n d o u s l yw h i c h b r i n g st h ep e r f o r m a n c eo fd l la n du s e rd e s i g nt oa n o t h e rl e v e l d l lm o d u l ec a nb e u s e dw i d e l yi ni cd e s i g nf i e l da se m b e d d e dc l o c k m a n a g e m e n tc i r c u i ti na s i co rf p g aa n db u i l d i ni pi ns o c i nf p g ac h i pd l l c a ns y n c h r o n i z ec l o c k ，a c ta sac l o c kd o u b l e ro rd i v i d et h eu s e rs o u r c ec l o c ka n d a l s op r o v i d eh i g hq u a l i t yc l o c ks o u r c et ob o a r dl e v e lt os i m p l i f yd e s i g n k e y w o r d s ：d e l a yl o c k e dl o o p ： f p g a ：f a s tl o c k ；c l o c km a n a g e m e n t ； 插圖清單 圖2 1d l l 時(shí)鐘管理舉例6 圖2 2d l l 與p l l 簡(jiǎn)化結(jié)構(gòu)對(duì)比圖7 圖2 3d l l 簡(jiǎn)化結(jié)構(gòu)框圖8 圖2 4d l l 時(shí)鐘調(diào)整前波形9 圖2 5d l l 時(shí)鐘調(diào)整后波形9 圖2 6d l l 模塊結(jié)構(gòu)圖1 0 圖2 7 鎖定窗圖示1 2 圖2 8 時(shí)鐘移相器基本結(jié)構(gòu)1 3 圖2 9 時(shí)鐘移相器的可配置結(jié)構(gòu)一1 4 圖2 1 0 時(shí)鐘生成模塊原理示意圖1 4 圖2 1 l 狀態(tài)機(jī)控制器原理示意圖1 5 圖2 1 2o n e s h o t 原理結(jié)構(gòu)示意圖1 6 圖2 1 3o n e s h o t 原理波形示意圖1 6 圖2 1 4o s d l l 時(shí)鐘調(diào)整過程1 8 圖3 1f p g a 芯片中d l l 結(jié)構(gòu)框圖1 9 圖3 2d l l 數(shù)字控制邏輯和可調(diào)延時(shí)鏈2 0 圖3 3d l l 工作節(jié)拍流程2 1 圖3 4d l l 狀態(tài)跳轉(zhuǎn)與時(shí)鐘調(diào)整2 2 圖3 5 狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移圖2 3 圖3 - 6 鎖定后c o u n t e rj f 調(diào)整2 3 圖3 7j f 邏輯結(jié)構(gòu)示意圖2 4 圖3 8 數(shù)字控制部分綜合后電路框圖2 5 圖3 - 9 鑒相器結(jié)構(gòu)框圖2 5 圖3 1 0 鑒相器電路結(jié)構(gòu)圖2 6 圖3 1 l 鑒相器超前滯后信號(hào)( c l kf b 滯后于c l kr e f ) 2 7 圖3 1 2 鑒相器超前滯后信號(hào)( c l kf b 超前于c l kr e f ) 2 8 圖3 1 3w i n d o w 生成信號(hào)關(guān)系2 8 圖3 1 4w i n d o w 信號(hào)波形關(guān)系圖2 9 圖3 1 5 基本延時(shí)單元2 9 圖3 1 6 延時(shí)鏈功能結(jié)構(gòu)3 0 圖3 1 7 延時(shí)鏈自調(diào)整系統(tǒng)3 1 圖3 1 8 子延時(shí)鏈s h i f t 調(diào)節(jié)示意圖3 l 圖3 1 9l d o 電路結(jié)構(gòu)3 2 圖3 2 0 標(biāo)準(zhǔn)脈沖生成電路3 3 圖3 2 1c l k o 生成電路3 3 圖3 2 2c l k o 信號(hào)模擬3 3 圖3 2 3c l k 2 x 生成電路3 4 圖3 2 4 分頻電路結(jié)構(gòu)圖3 4 圖3 2 5 分頻時(shí)鐘信號(hào)模擬( 3 5 分頻) 3 5 圖3 2 6o n e s h o t 邏輯與數(shù)字控制邏輯關(guān)系圖3 6 圖3 2 7o n e s h o t 計(jì)算過程3 6 圖4 1f p g a 整體仿真電路模型3 8 圖4 2d l l 模型仿真電路結(jié)構(gòu)3 9 圖4 3 分布式r c 網(wǎng)絡(luò)模型3 9 圖4 4w i n d o w 信號(hào)頻率掃描( 6 0 m h z 5 0 0 m h z 正常響應(yīng)) 4 1 圖4 5u pd o w n 信號(hào)頻率掃描( 6 0 m h z 5 0 0 m h z 正常響應(yīng)) 4 1 圖4 6l d o 輸出電壓v o u t 4 2 圖4 7l d o 交流仿真圖。4 2 圖4 8 高頻模式下l d o 抖動(dòng)影響4 3 圖4 9 低頻模式下l d o 抖動(dòng)影響4 3 圖4 1 0 輸入時(shí)鐘為1 0 n s ，d i v 配置成1 5 的輸出波形圖4 4 圖4 1 1 輸入時(shí)鐘為1 0 n s ，d i v 配置成2 的輸出波形圖4 4 圖4 1 2 輸入時(shí)鐘為1 2 n s ，d i v 配置成2 5 的輸出波形圖。4 5 圖4 1 3 輸入時(shí)鐘為1 0 n s ，d i v 配置成3 的輸出波形圖4 5 圖4 1 4 輸入時(shí)鐘為1 0 n s ，d i v 配置成4 的輸出波形圖4 5 圖4 1 5 輸入時(shí)鐘為1 0 n s ，d i v 配置成5 的輸出波形圖4 5 圖4 1 6 輸入時(shí)鐘為1 0 n s ，d i v 配置成8 的輸出波形圖。4 6 圖4 1 7 輸入時(shí)鐘為1 0 n s ，d i v 配置成1 6 的輸出波形圖4 6 圖4 1 8 輸入時(shí)鐘為l o n s ，h f d l l 模式下d i v 配置成1 5 的輸出波形圖4 6 圖4 1 9 輸入時(shí)鐘為1 2 n s ，h f d l l 模式下d i v 配置成4 的輸出波形圖4 7 圖4 2 0 輸入時(shí)鐘占空比為3 ：7 ，d i v 配置成4 的輸出波形圖4 7 圖4 2 1 數(shù)模混合仿真流程圖。4 8 圖4 2 2o s d l l 與傳統(tǒng)d l l 鎖定時(shí)間比較4 9 圖4 2 3 傳統(tǒng)d l l 與o s d l l 各頻段鎖定時(shí)間對(duì)比4 9 圖4 2 4o s d l l 版圖5 0 圖4 2 5 測(cè)試樣片照片5 l 圖5 1d l l 和f p g a 時(shí)鐘網(wǎng)絡(luò)架構(gòu)5 2 圖5 2d l l 板級(jí)時(shí)鐘信號(hào)調(diào)節(jié)5 3 圖5 3d l lr i n go s c i l l a t o r ( 環(huán)震) 模式5 3 圖5 - 4r o 測(cè)試模式系統(tǒng)5 4 圖5 5r o 功能仿真波形5 4 圖5 - 6r o 后仿波形5 5 圖5 7f p g a 內(nèi)s e u 效應(yīng)5 5 圖5 8t m r 示意圖5 6 圖5 - 9f p g a 的t m r 加固技術(shù)5 6 圖5 1 0d l l 的t m r 加固技術(shù)5 7 表格清單 表4 1 高低頻模式下的可調(diào)時(shí)鐘頻率范圍4 0 表4 2 高低頻模式下的可調(diào)時(shí)鐘鎖定時(shí)間4 0 表4 3 高低頻模式下的動(dòng)態(tài)功耗4 0 表4 4 仿真模型電路延時(shí)值4 0 表4 5f p g a 芯片可用邏輯資源5 0 獨(dú)創(chuàng)性聲明 本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。據(jù)我所 知，除了文中特別加以標(biāo)志和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果， 也不包含為獲得盒膽王些太堂或其他教育機(jī)構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作 的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說明并表示謝意。 學(xué)位論文作者簽字： 磚涉斯 簽字日期獅局年白月7 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解金月巴王些太堂有關(guān)保留、使用學(xué)位論文的規(guī)定，有權(quán)保留并向 國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和磁盤，允許論文被查閱或借閱。本人授權(quán) 金膽王些太 ! 差一可以將學(xué)位論文的全部或部分論文內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃 描等復(fù)制手段保存、匯編學(xué)位論文。 ( 保密的學(xué)位論文在解密后適用本授權(quán)書) 學(xué)位敝豁轢協(xié)斷 簽字日期z | ) _ 年午月r6 日 學(xué)位論文作者畢業(yè)后去向： 工作單位： 通訊地址： 一名：以衫 簽字日期：c 2 咖年嚴(yán)月日 電話： 郵編： 致謝 在本階段論文完成、即將答辯、畢業(yè)之際，我謹(jǐn)向培養(yǎng)了我的學(xué)校和所有 曾給予過我關(guān)懷、支持的人表示深深的謝意。 首先需要感謝的是我的導(dǎo)師楊明武老師。楊老師淵博的知識(shí)、深厚的素養(yǎng)、 嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)態(tài)度、感人的敬業(yè)精神以及勤勉的工作作風(fēng)都使我受益匪淺，這些 都給予我無限求知的動(dòng)力，鞭策我不斷前進(jìn)，這將對(duì)我以后的學(xué)習(xí)、工作產(chǎn)生 深遠(yuǎn)的影響。 感謝s s m e c 公司設(shè)計(jì)四部的包朝偉，劉志剛，何文明工程師，指導(dǎo)我完 成畢業(yè)設(shè)計(jì)，向我傳授作為一位技術(shù)科研人員搞技術(shù)研究的經(jīng)驗(yàn)，百忙之中抽 出時(shí)間幫我解決一些實(shí)際問題，時(shí)刻關(guān)注我的設(shè)計(jì)進(jìn)度并提出了自己寶貴意見。 感謝s s m e c 公司設(shè)計(jì)四部的經(jīng)理和同仁，為我提供了實(shí)習(xí)的機(jī)會(huì)，在生 活上、工作上提供了非常周到的安排。而且在整個(gè)實(shí)習(xí)過程中，時(shí)刻關(guān)注我畢 業(yè)設(shè)計(jì)的進(jìn)度。他們治學(xué)嚴(yán)謹(jǐn)，工作一絲不茍，為人和藹，深深地感染著我， 整個(gè)畢業(yè)設(shè)計(jì)過程我學(xué)到的不光有知識(shí)，更有工作學(xué)習(xí)的態(tài)度以及團(tuán)隊(duì)合作的 精神。 感謝實(shí)習(xí)單位的李健，劉宇錚，林鈺凱和張駛等同事，在實(shí)習(xí)和完成畢設(shè) 階段所給與我的幫助和支持。 感謝合肥工業(yè)大學(xué)0 7 級(jí)研究生3 4 班的各位同學(xué)們，尤其是實(shí)驗(yàn)室的同學(xué)， 于攀，劉勃，許銀生，張瑞，在整個(gè)研究生階段的學(xué)習(xí)過程中，給了我許多支 持和幫助。 最后我要對(duì)我的父母表示深深的感謝。在他們的愛和支持下，我平靜而充 實(shí)的度過了象牙塔的生活，順利的完成我的學(xué)業(yè)，有了資本和勇氣開始書寫自 己的人生篇章。我很難想像父母究竟付出了怎樣的艱辛和汗水才支撐我完成學(xué) 業(yè)，我只想說祝福父母生活幸福，健康快樂，我會(huì)用行動(dòng)報(bào)答親恩! 作者：王忠濤 2 0 1 0 年4 月 第一章緒論 1 1 論文的研究背景 f p g a ( 現(xiàn)場(chǎng)可編程邏輯陣列) 芯片已廣泛的應(yīng)用在電路設(shè)計(jì)的各個(gè)領(lǐng)域。微 電子技術(shù)的持續(xù)發(fā)展使得f p g a 具有更高的系統(tǒng)集成度和工作頻率，這也使得片 內(nèi)時(shí)鐘管理的質(zhì)量變得尤為重要。因?yàn)橄到y(tǒng)性能很大程度上決定于系統(tǒng)的時(shí)鐘 延遲和偏斜。由于f p g a 具有豐富的可編程邏輯資源以及豐富的時(shí)鐘網(wǎng)絡(luò)，隨之 可能帶來的時(shí)鐘延遲問題將使得用戶設(shè)計(jì)的性能大打折扣。傳統(tǒng)的時(shí)鐘樹網(wǎng)絡(luò) 方法不再能夠滿足f p g a 芯片的設(shè)計(jì)要求，這就需要新的時(shí)鐘管理方法。 現(xiàn)代的時(shí)鐘管理技術(shù)主要是基于p l l 技術(shù)和d l l ( d e l a y l o c k e dl o o p ，延時(shí) 鎖相環(huán)) 技術(shù)。p l l 是常用的時(shí)鐘管理電路，主要是基于模擬電路設(shè)計(jì)實(shí)現(xiàn)的， 而d l l 主要是基于數(shù)字電路設(shè)計(jì)實(shí)現(xiàn)的。由于數(shù)字d l l 具有功耗小、靈敏性高、 工藝可移植性好、不累計(jì)相位誤差、設(shè)計(jì)仿真周期更短、抗干擾性更強(qiáng)等優(yōu)點(diǎn)， 所以項(xiàng)目中采用數(shù)字延時(shí)鎖相環(huán)來實(shí)現(xiàn)f p g a 片內(nèi)時(shí)鐘的管理。 延時(shí)鎖相環(huán)( d e l a yl o c k e dl o o p ) 技術(shù)可以很好的提供f p g a 片內(nèi)時(shí)鐘管 理。延時(shí)鎖相環(huán)具有功耗小、工藝可移植性好、不累計(jì)相位誤差、設(shè)計(jì)仿真周 期更短、抗干擾性更強(qiáng)等優(yōu)點(diǎn)，雖然在頻率綜合能力上稍遜于p l l ，但因?yàn)槠?主要基于數(shù)字電路設(shè)計(jì)完成非常適合作為f p g a 內(nèi)的時(shí)鐘管理模塊。 有關(guān)鎖相技術(shù)最早的論述是1 9 3 2 年b e l l e s c i z e 提出的，目的是為了解決同步 檢波如何得到本地振蕩信號(hào)的問題。鎖相技術(shù)基本上同電路設(shè)計(jì)的歷史一同發(fā) 展而來。近3 0 年代以來，隨著集成電路制造工藝技術(shù)的長(zhǎng)足發(fā)展，鎖相環(huán)電路 逐漸成為了一種成本低廉、使用簡(jiǎn)便的時(shí)鐘管理功能模塊，為鎖相技術(shù)在i c 領(lǐng) 域的廣泛應(yīng)用提供了機(jī)會(huì)和條件。目前，鎖相技術(shù)已經(jīng)被廣泛的應(yīng)用在i c 芯片 片內(nèi)時(shí)鐘調(diào)節(jié)管理，f s k 解調(diào)、頻率合成方面的應(yīng)用以及f m 解碼等多種領(lǐng)域。 隨著i c 行業(yè)內(nèi)的s o c ，s o p c 技術(shù)以及i p 軟硬核技術(shù)的發(fā)展。作為一個(gè)基本 的庫宏單元模塊，在無線通訊和微處理器電路中，鎖相環(huán)作為時(shí)鐘管理電路得 到了極其廣泛的應(yīng)用，此方面的研究也不斷深入。一方面，在經(jīng)典p l l 架構(gòu)中 提出很多新的、性能優(yōu)秀的單元模塊電路，主要包括在壓控振蕩器、鑒頻鑒相 器的設(shè)計(jì)等方面；另一方面，鎖相技術(shù)的電路結(jié)構(gòu)也有了長(zhǎng)足的發(fā)展，不再限 于p l l 的簡(jiǎn)單原始結(jié)構(gòu)，延時(shí)鎖相環(huán)d l l ( d e l a yl o c k e dl o o p ) ，混合模式延時(shí)鎖 相環(huán)m d l l ( m i x e d m o d ed e l a y l a c k e d l o o p ) 以及s m d ( s y n e h r o n o u sm i r r o r d e l a y ) 等技術(shù)也不斷出現(xiàn)使得鎖相技術(shù)迅猛的發(fā)展。 p l l ( p h a s el o c k e dl o o p ) 技術(shù)經(jīng)過改進(jìn)便可構(gòu)建出延時(shí)鎖相環(huán)( d e l a y l o c k e dl o o p ) 的架構(gòu)原型。d l l 繼承了p l l 電路的部分鎖相技術(shù)，例如鑒相，時(shí) 鐘綜合技術(shù)等，但去除了p l l 電路的v c o 振蕩器部分，取而代之的是一條可調(diào) 延時(shí)值的延時(shí)鏈1 2 】。進(jìn)一步對(duì)p l l 電路和d l l 電路進(jìn)行改進(jìn)，使用數(shù)字電路單元 代替其中的模擬器件就得到了全數(shù)字p l l 電路【3 】和全數(shù)字d l l 電路【4 1 。 多數(shù)時(shí)鐘管理電路都是基于p l l 電路設(shè)計(jì)的。但是，隨著延時(shí)鎖相環(huán)d l l 技術(shù)的逐漸發(fā)展和成熟，芯片內(nèi)基于d l l 電路的時(shí)鐘管理系統(tǒng)已得到越來越多 的應(yīng)用。目前來說，低高頻時(shí)鐘轉(zhuǎn)換電路( f r e q u e n c ym u l t i p l i e r f m ) 設(shè)計(jì)難度較 大，這是制約d l l 作為時(shí)鐘管理電路在i c 設(shè)計(jì)領(lǐng)域內(nèi)的廣泛應(yīng)用的一個(gè)重要因 素。目前業(yè)界所使用的低高頻時(shí)鐘轉(zhuǎn)換電路絕大多數(shù)沒辦法達(dá)到5 倍以上的高倍 數(shù)的倍頻系數(shù)，一些倍頻系數(shù)較高的電路結(jié)構(gòu)又無法保證輸出高頻時(shí)鐘的占空 比。就目前的情況來說，多數(shù)基于d l l 的時(shí)鐘產(chǎn)生電路中，可控延時(shí)鏈大都采 用模擬電路實(shí)現(xiàn)的。例如使用電荷泵電路、低通濾波器和壓控電阻等模擬電路 結(jié)構(gòu)。模擬電路部分不僅給電路設(shè)計(jì)和芯片生產(chǎn)帶來很大的困難，而且也直接 限制了電路的可重用性。 如何通過數(shù)字電路設(shè)計(jì)方式依托數(shù)字電路流程完成一款延時(shí)鎖相環(huán)的設(shè) 計(jì)，使其具有較強(qiáng)的時(shí)鐘綜合能力滿足芯片時(shí)鐘管理要求，同時(shí)在較寬的輸入 時(shí)鐘頻段內(nèi)能夠完成鎖相調(diào)整，并且不僅能夠作為專用集成電路的嵌入模塊， 同時(shí)能夠作為可編程邏輯器件，如f p g a 芯片中的時(shí)鐘管理功能塊，將對(duì)d l l 的設(shè)計(jì)提出新的挑戰(zhàn)。 1 2 論文的研究目的和意義 目的：論文基于某i c 設(shè)計(jì)公司的重點(diǎn)科研攻關(guān)項(xiàng)目s r a m 型f p g a 芯片設(shè) 計(jì)，設(shè)計(jì)完成f p g a 片內(nèi)延時(shí)鎖相環(huán)，連同f p g a 時(shí)鐘樹結(jié)構(gòu)配合搭建片內(nèi)時(shí)鐘 管理系統(tǒng)，并在此基礎(chǔ)上提出具有更快鎖定速度的新延時(shí)鎖相環(huán)架構(gòu)。 ( 1 ) d l l 功能目標(biāo)：能夠在較寬的頻率范圍內(nèi)完成時(shí)鐘同步調(diào)節(jié)，可以完成高 頻低頻不同輸入時(shí)鐘的調(diào)節(jié)，可以生成多種相移時(shí)鐘，分頻時(shí)鐘，倍頻時(shí)鐘。 d l l 具有可配置性能夠嵌入f p g a 芯片內(nèi)部，配合時(shí)鐘樹結(jié)構(gòu)實(shí)現(xiàn)f p g a 時(shí)鐘管 理功能，測(cè)試功能等。 ( 2 ) 基于原d l l 架構(gòu)，設(shè)計(jì)實(shí)現(xiàn)更快鎖定速度的延時(shí)鎖相環(huán)。結(jié)合延時(shí)計(jì)算技 術(shù)，融合原d l l 時(shí)鐘調(diào)節(jié)工作機(jī)制設(shè)計(jì)新型d l l 。 意義：在f p g a 芯片設(shè)計(jì)領(lǐng)域，國(guó)外公司處于壟斷地位，國(guó)內(nèi)的現(xiàn)場(chǎng)可編程 邏輯器件芯片設(shè)計(jì)處于空白，如何實(shí)現(xiàn)在這個(gè)領(lǐng)域的突破，填補(bǔ)國(guó)內(nèi)可編程邏 輯i c 產(chǎn)業(yè)的空白將是極具研究及市場(chǎng)價(jià)值的。 在鎖相環(huán)技術(shù)方面，國(guó)內(nèi)已有一定程度的技術(shù)積累，但是可編程器件芯片 數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì)在國(guó)內(nèi)研究尚處于起步階段，尤其是f p g a 片內(nèi)的延時(shí)鎖 相環(huán)。因此本論文具有相當(dāng)重要的價(jià)值和意義。 1 3 國(guó)內(nèi)外研究進(jìn)展 一、國(guó)外的發(fā)展近況 現(xiàn)今，國(guó)外最新的f p g a 已經(jīng)發(fā)展至億門量級(jí)電路的規(guī)模，芯片工作速度可 2 以達(dá)至u g h z ，其內(nèi)部擁有海量的可編程資源，并且集成了大量的軟核及硬核能 夠方便的提供用戶使用。在同一芯片的實(shí)現(xiàn)方案中f p g a 開始在多方面向a s i c 提出了挑戰(zhàn)，比如在設(shè)計(jì)可達(dá)到的規(guī)模、所用的設(shè)計(jì)時(shí)間、實(shí)現(xiàn)的功能以及成 本控制上等。然而之所以f p g a 能夠發(fā)展到如此大的芯片規(guī)模和如此的強(qiáng)勢(shì)市場(chǎng) 占有率，無不與微電子行業(yè)不斷發(fā)展的工藝技術(shù)以及先進(jìn)高效的時(shí)鐘管理技術(shù) 聯(lián)系在一起。f p g a 產(chǎn)業(yè)中的占統(tǒng)治地位的兩大公司：x i l i n x 和a l t e r a 。這兩 個(gè)公司在其f p g a 芯片中都集成了多個(gè)時(shí)鐘管理模塊用于處理用戶設(shè)計(jì)高速運(yùn) 行時(shí)各種時(shí)鐘的偏斜、延遲等問題【5 】【6 1 。 二、國(guó)內(nèi)的發(fā)展近況 目前在國(guó)內(nèi)，f p g a 在市場(chǎng)中具有強(qiáng)大的競(jìng)爭(zhēng)力以及廣泛的應(yīng)用前景，但是 可編程器件產(chǎn)品和關(guān)鍵技術(shù)都被國(guó)外公司所壟斷。國(guó)內(nèi)除了少數(shù)院校如復(fù)旦大 學(xué)微電子和公司對(duì)f p g a 的整體架構(gòu)和內(nèi)部的部分結(jié)構(gòu)進(jìn)行了研究性的探索外， 基本上處于一片空白。目前剛開始起步，正在努力實(shí)現(xiàn)這一領(lǐng)域的長(zhǎng)足發(fā)展和 突破，在技術(shù)與水平上同國(guó)外的差距是十分巨大的。但與以往比較，國(guó)內(nèi)現(xiàn)在 已有比較先進(jìn)的工藝制造技術(shù)和優(yōu)秀的代工廠為設(shè)計(jì)實(shí)現(xiàn)f p g a 提供了必要的 工藝與技術(shù)支持。 三、可編程邏輯器件的發(fā)展趨勢(shì) 目前先進(jìn)的a s i c 生產(chǎn)工藝已經(jīng)被廣泛的用于f p g a 的生產(chǎn)，越來越多的處 理器內(nèi)核被集成到高端的f p g a 芯片中，基于f p g a 的開發(fā)和設(shè)計(jì)成為一項(xiàng)系統(tǒng) 級(jí)的設(shè)計(jì)工程【7 】。隨著半導(dǎo)體工藝的不斷提高，f p g a 集成度將不斷提高，同時(shí) 制造成本將不斷降低。f p g a 的靈活性，可以與a s i c 結(jié)合提升功能，所以它將 成為實(shí)現(xiàn)系統(tǒng)集成的一種重要途徑。 1 具有大容量、低電壓、低功耗的f p g a 大容量f p g a 是市場(chǎng)發(fā)展的方向。f p g a 產(chǎn)業(yè)中的兩大企業(yè)：a l t e r a 和x i l i n x 在大容量f p g a 上展開激烈的競(jìng)爭(zhēng)。2 0 0 7 年x i l i n x 推出的6 5 n m 工藝的v i t e x i v 系 列芯片，容量為3 3 7 9 2 個(gè)s l i c e s ，a l t e r a 推出了6 5 n m 工藝的s t r a t i x l i i 系列芯片， 容量為6 7 2 0 0 個(gè)邏輯單元。采用深亞微米( d s m ) 的工藝的邏輯器件芯片在性能提 高的同時(shí)價(jià)格逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展，對(duì)f p g a 的低功耗的要求 日益迫切。因此無論那個(gè)廠家、哪種類型的產(chǎn)品，都在向這個(gè)方向努力。 2 高密度系統(tǒng)級(jí)f p g a 隨著生產(chǎn)規(guī)模的擴(kuò)大，產(chǎn)品應(yīng)用成本的下降，f p g a 的應(yīng)用已不是過去僅 適合于系統(tǒng)接口部件的現(xiàn)場(chǎng)集成，而是將它靈活地應(yīng)用于系統(tǒng)級(jí)( 包括其核心功 能芯片) 設(shè)計(jì)。在此背景下，國(guó)際主要f p g a 廠家在高密度系統(tǒng)級(jí)f p g a 技術(shù)發(fā)展 上主要強(qiáng)調(diào)了兩個(gè)方面：f p g a 的i p ( i n t e l l e c t u a lp r o p e r t y ) 硬核和i p 軟核。當(dāng)前， 具有i p 內(nèi)核的系統(tǒng)級(jí)f p g a 的開發(fā)主要表現(xiàn)在以下兩個(gè)方面：一是f p g a 廠商將 i p 硬核嵌入到f p g a 器件中；另一方面是大力擴(kuò)充優(yōu)化的i p 軟核，即利用h d l 語言設(shè)計(jì)并經(jīng)過綜合驗(yàn)證的功能單元模塊。用戶可以利用預(yù)定義的、經(jīng)過測(cè)試 和驗(yàn)證的i p 核，有效地完成復(fù)雜的s o c 設(shè)計(jì)。 3 f p g a 和a s i c 相互融合 雖然a s i c 芯片具有尺寸小、功能強(qiáng)、功耗低等特點(diǎn)，但其設(shè)計(jì)復(fù)雜，并且 有產(chǎn)量要求。f p g a 價(jià)格較低廉，能現(xiàn)場(chǎng)進(jìn)行編程，但芯片面積較大、性能有限， 而且功耗t t a s t c 大很多。正是因?yàn)槿绱?，f p g a 和a s i c 正在互相融合，更具兩 者的特點(diǎn)取長(zhǎng)補(bǔ)短。隨著一些a s i c 鐿i 造商提供具有可編程邏輯的標(biāo)準(zhǔn)單元， f p g a 制造商重新對(duì)半定制的標(biāo)準(zhǔn)邏輯單元產(chǎn)生興趣。 4 動(dòng)態(tài)可重構(gòu)f p g a 動(dòng)態(tài)可重構(gòu)f p g a t s l 是指在一定條件下芯片不僅具有系統(tǒng)重新配置電路功 能的特性，而且具有系統(tǒng)動(dòng)態(tài)重構(gòu)電路邏輯的能力。對(duì)于數(shù)字時(shí)序邏輯系統(tǒng)設(shè) 計(jì)，動(dòng)態(tài)可重構(gòu)f p g a 的意義在于其時(shí)序邏輯的發(fā)生不是通過調(diào)用芯片內(nèi)不同區(qū) 域、不同邏輯資源來組合而成，而是通過對(duì)f p g a 進(jìn)行局部的或全局的芯片邏輯 的動(dòng)態(tài)重構(gòu)來實(shí)現(xiàn)的。動(dòng)態(tài)可重構(gòu)f p g a 在器件編程結(jié)構(gòu)上具有專門的特征，類 似于a s i c ，其內(nèi)部邏輯塊和內(nèi)部連線的改變，可以通過讀取不同的配置點(diǎn) s r a m 中的數(shù)據(jù)來直接實(shí)現(xiàn)這樣的邏輯重構(gòu)，時(shí)間往往僅需納秒級(jí)，有助于實(shí) 現(xiàn)f p g a 系統(tǒng)邏輯功能的動(dòng)態(tài)重構(gòu)。 5 e d a 工具的升級(jí) e d a 工具正朝著越來越人性化的設(shè)計(jì)，越來越高的優(yōu)化水平，越來越快的 仿真速度，越來越高的仿真精度以及完備的分析驗(yàn)證手段的方向前進(jìn)【9 1 。 1 4 本論文主要的內(nèi)容及結(jié)構(gòu) 論文主要介紹f p g a 芯片片內(nèi)延時(shí)鎖相環(huán)研究和設(shè)計(jì)。論文基于某i c 設(shè)計(jì)公 司的f p g a 芯片設(shè)計(jì)項(xiàng)目中的d l l 模塊設(shè)計(jì)，根據(jù)d l l 的模塊化結(jié)構(gòu)分別完成半 定制和全定制設(shè)計(jì)，流片完成一款1 0 0 萬門s r a m 型f p g a 芯片，測(cè)試結(jié)果顯示 f p g a 的d l l 時(shí)鐘管理功能正確，符合設(shè)計(jì)要求。 具體各章的主要內(nèi)容如下： 第一章緒論主要闡述鎖相技術(shù)的發(fā)展背景及f p g a 芯片的國(guó)內(nèi)外研發(fā)現(xiàn) 狀和發(fā)展趨勢(shì)。介紹了可編程器件中的時(shí)鐘管理技術(shù)采用d l l ( 延時(shí)鎖相環(huán)) 技 術(shù)的優(yōu)點(diǎn)以及完成f p g a 片內(nèi)延時(shí)鎖相環(huán)設(shè)計(jì)的重要意義。 第二章f p g a 片內(nèi)d l l 工作原理介紹了d l l 在f p g a 內(nèi)部的工作機(jī)制和 d l l 結(jié)構(gòu)設(shè)計(jì)原理，在原有d l l 設(shè)計(jì)的基礎(chǔ)上引入o n e s h o t 延時(shí)計(jì)算及調(diào)整概 念，提出新的延時(shí)鎖相環(huán)o s d l l 架構(gòu)，并闡述了o s d l l 工作原理。 第三章f p g a 片內(nèi)d l l 架構(gòu)設(shè)計(jì)闡述了d l l 整體模塊架構(gòu)，包括鑒相器， 數(shù)字控制邏輯，可調(diào)延時(shí)鏈，時(shí)鐘生成模塊等。并分別詳細(xì)闡述了各個(gè)子模塊 的電路結(jié)構(gòu)設(shè)計(jì)。在原d l l 架構(gòu)設(shè)計(jì)的基礎(chǔ)上介紹了o s d l l 架構(gòu)設(shè)計(jì)。 4 第四章d l l 功能與性能仿真及流片結(jié)果介紹了d l l 參數(shù)仿真( s p i c e ) 及數(shù)字功能仿真，并闡述了d l l 半定制流程模塊和全定制流程模塊的混合仿真。 最后將介紹s r a mf p g a 的測(cè)試樣片及結(jié)果。 第五章d l l 模塊多種環(huán)境下的應(yīng)用介紹了d l l f l 皂夠完成的主要功能和相 應(yīng)的應(yīng)用領(lǐng)域，同時(shí)論述了f p g a ，特別是d l l 在太空輻照情況下的抗s e u ( 單 粒子翻轉(zhuǎn)) 設(shè)計(jì)。 第六章結(jié)論總結(jié)論文體系和設(shè)計(jì)結(jié)果，指出未來的研究方向。 第二章f p g a 片內(nèi)d l l 工作原理 2 1 鎖相環(huán)在f p g a 時(shí)鐘網(wǎng)路中的作用 同步數(shù)字系統(tǒng)，包括板級(jí)系統(tǒng)和芯片級(jí)系統(tǒng)，依靠一個(gè)或多個(gè)時(shí)鐘信號(hào)來 同步系統(tǒng)內(nèi)的各單元。一般來說，這樣的一個(gè)或多個(gè)時(shí)鐘信號(hào)通過一個(gè)或多個(gè) 時(shí)鐘線傳播到系統(tǒng)各個(gè)單元。然而由于各種原因，例如時(shí)鐘b u f f e r 延時(shí)，重負(fù) 載時(shí)鐘線的高電容值，傳播延時(shí)等原因，使得時(shí)鐘上升沿在系統(tǒng)各部分也許不 是同步的。在系統(tǒng)某一部分的時(shí)鐘上升沿同另一部分的時(shí)鐘上升沿之間的差距 稱作“時(shí)鐘偏斜【l0 1 。 時(shí)鐘偏斜會(huì)導(dǎo)致數(shù)字系統(tǒng)發(fā)生故障。例如，常見的一種情況，數(shù)字系統(tǒng)中 一個(gè)觸發(fā)器的輸出驅(qū)動(dòng)第二級(jí)觸發(fā)器的輸入。如圖2 1 ，f f l 和f f 2 兩個(gè)觸發(fā) 器的時(shí)鐘端都接入同一個(gè)同步時(shí)鐘，則第一級(jí)觸發(fā)器的數(shù)據(jù)能夠成功的傳遞到 第二級(jí)觸發(fā)器。然而，如果第二級(jí)觸發(fā)器的時(shí)鐘有效沿因?yàn)闀r(shí)鐘偏斜延遲了， 那么可能在第一級(jí)觸發(fā)器改變狀態(tài)前，第二級(jí)觸發(fā)器會(huì)采不到數(shù)據(jù)。 u l i j 2 圖2 1d l l 時(shí)鐘管理舉例 隨著大規(guī)模f p g a 芯片的研發(fā)，片上時(shí)鐘在很大程度上影響著芯片和系統(tǒng) 的整體性能。傳統(tǒng)時(shí)鐘樹的時(shí)鐘線分布造成的時(shí)鐘偏斜和延遲使得大規(guī)模器件 f p g a 設(shè)計(jì)出現(xiàn)難題。采用片內(nèi)增加可配置的延時(shí)鎖相環(huán)在很大程度上解決了 這個(gè)難題。延時(shí)鎖相環(huán)消除了時(shí)鐘延時(shí)，減小了時(shí)鐘偏斜。使輸入時(shí)鐘和時(shí)序 電路的到達(dá)時(shí)鐘同步。同時(shí)延時(shí)鎖相環(huán)還能夠生成原時(shí)鐘的多版本相移，分頻， 倍頻時(shí)鐘用以f p g a 片內(nèi)及板級(jí)設(shè)計(jì)需要。 2 2d l l 與p l l 比較 時(shí)鐘同步的方法通常是通過p l l 和d l l 來實(shí)現(xiàn)的。p l l 通常是由模擬電 路實(shí)現(xiàn)的，需要很長(zhǎng)的時(shí)間仿真，而且在某個(gè)工藝下生產(chǎn)的芯片，在改變工藝 后很可能會(huì)功能失效。其外，模擬p l l 對(duì)于輻射是非常敏感的。所以p l l 是非 常難于設(shè)計(jì)，可移植性差的電路設(shè)計(jì)。p l l 和d l l 基本架構(gòu)【1 1 1 比較如圖2 2 ： 6 圖2 - 2d l l 與p l l 簡(jiǎn)化結(jié)構(gòu)對(duì)比圖 p l l 的結(jié)構(gòu)主要由四個(gè)部分組成，即鑒相器( p h a s ed e t e c t o r ，p d ) 、環(huán)路 濾波器、壓控振蕩器( v c o ) 和頻率除法器( f r e q u e n c yd i v i d e r ) 【1 2 】【1 3 】。 鑒相器：p d 用來比較p l l 的輸出相位和輸入相位，其平均輸出電壓為一 個(gè)與兩個(gè)輸入時(shí)鐘的相位差成線性比例的直流電壓。鑒相器基本上分為數(shù)字鑒 相器和模擬鑒相器兩類。 低通濾波器：在實(shí)際的電路中，鑒相器的輸出不僅包括所希望的直流分量 還包括不希望的高頻分量，而振蕩器的控制電壓在穩(wěn)態(tài)時(shí)必須保持恒定，所以 必須采用一個(gè)低通濾波器來濾除其中的高頻分量，即在鑒相器和v c o 振蕩器 之間插入一個(gè)低通濾波器來抑制高頻成分，把直流分量送到振蕩器。 壓控振蕩器：它是一個(gè)電壓頻率變換電路。在p l l 中作為振蕩器，其振 蕩頻率隨輸入控制電壓線性地變化，這是鎖相環(huán)設(shè)計(jì)的核心。 延時(shí)鎖相環(huán)d l l 的結(jié)構(gòu)與p l l 相似，只是用壓控可調(diào)延時(shí)鏈v c d c ( v o l t a g ec o n t r o ld e l a yc h a i n ) 代替了壓控振蕩器，如圖2 2 下半圖。 壓控可調(diào)延時(shí)鏈?zhǔn)怯梢幌盗须妷嚎刂频难訒r(shí)單元串聯(lián)而成的鏈條，輸出信 號(hào)是輸入信號(hào)的延遲版本，把壓控可調(diào)延時(shí)鏈的輸入和經(jīng)過延遲后的輸出送入 鑒相器中進(jìn)行比較，通過鎖相環(huán)使兩者之相差鎖定在一個(gè)周期( 同相比較) 每 個(gè)延時(shí)單元的延遲時(shí)間就為t n ，其中n 為延遲的級(jí)數(shù)。 p l l 中的v c o 的輸出頻率和控制電壓成正比，頻率是相位的積分。因此 傳輸函數(shù)有一個(gè)極點(diǎn)s k v c o 。而對(duì)于v c d c ，其輸出相位與控制電壓成正比， 傳輸函數(shù)是一個(gè)常數(shù)。對(duì)于一階環(huán)路濾波器，d l l 系統(tǒng)傳輸函數(shù)是一階方程， 相對(duì)于p l l 二階系統(tǒng)來說( 通常來說還要外加一個(gè)旁路濾波器構(gòu)成一個(gè)三階系 統(tǒng)) ，增益、帶寬、系統(tǒng)穩(wěn)定性考慮將更加容易。因此d l l 常用來生成穩(wěn)定的 7 延遲或者多相位的時(shí)鐘信號(hào)。 2 3d l l 工作原理 2 3 1d l l 原理概述 在數(shù)字系統(tǒng)中，d l l 用以減小時(shí)鐘偏斜。d l l 通常使用延時(shí)單元來同步參 考時(shí)鐘和反饋時(shí)鐘。圖2 3 所示為d l l 簡(jiǎn)化結(jié)構(gòu)框圖14 1 ，d l l 包括以下幾部 分：延時(shí)鏈，鑒相器。d l l 接收參考時(shí)鐘r e fc l k ，驅(qū)動(dòng)一個(gè)輸出時(shí)鐘oc l k 。 圖2 3d l l 簡(jiǎn)化結(jié)構(gòu)框圖 延時(shí)鏈在輸出時(shí)鐘信號(hào)oc l k 之前，首先將參考時(shí)鐘r e fc l k 延遲一定 的時(shí)延d 。這樣每一個(gè)輸出時(shí)鐘的邊沿都比參考時(shí)鐘推后d 。鑒相器控制延時(shí) 鏈。延時(shí)鏈能夠產(chǎn)生一個(gè)最小的傳播延時(shí)dm i n 和一個(gè)最大的傳播延時(shí) d m a x 。 在輸出時(shí)鐘信號(hào)oc l k 達(dá)到邏輯電路之前，輸出時(shí)鐘oc l k 會(huì)發(fā)生時(shí)鐘 偏斜。偏斜的發(fā)生可能是因?yàn)楦鞣N時(shí)鐘b u f f e r 緩沖或者是時(shí)鐘線傳播延時(shí)產(chǎn)生 的( 時(shí)鐘線重負(fù)載) 。為區(qū)別oc l k 與發(fā)生偏斜后的oc l k ，我們用sc l k 來表示發(fā)生偏斜后的時(shí)鐘信號(hào)。sc l k 驅(qū)動(dòng)邏輯電路的時(shí)鐘端。同時(shí)sc l k 從反饋路徑反饋回d l l 。一般來說，反饋路徑是sc l k 的專屬路徑( f p g a 時(shí) 鐘線設(shè)計(jì)要求) 。所以任何在反饋路徑上產(chǎn)生的延時(shí)是很小的，并且只會(huì)產(chǎn)生負(fù) 偏斜。 圖2 4 為參考時(shí)鐘r e fc l k 和輸出時(shí)鐘oc l k 以及偏斜時(shí)鐘sc l k 。 這三個(gè)時(shí)鐘頻率相同，周期為p ，頻率為f ，并且都是上升沿有效。oc l k 延 遲于r e fc l k 傳播延遲d ，sc l k 延遲于oc l k 傳播延遲s k e