實驗一門電路本實驗為驗證性實驗一、實驗?zāi)康氖煜らT電路的邏輯功能。二、實驗原理TTL集成與非門是數(shù)字電路中廣泛使用的一種基本邏輯門。使用時，必須對它的邏輯功能、主要參數(shù)和特性曲線進(jìn)行測試，以確定其性能的好壞。與非門邏輯功能測試的基本方法是按真值表逐項進(jìn)行。但有時按真值表測試顯得有些多余。根椐與非門的邏輯功能可知,當(dāng)輸入端全為高電平時，輸出是低電平；當(dāng)有一個或幾個輸入端為低電平時，輸出為高電平。可以化簡邏輯函數(shù)或進(jìn)行邏輯變換。三、實驗內(nèi)容及步驟首先檢查5V電源是否正常，隨后選擇好實驗用集成塊，查清集成塊的引腳及功能然后根據(jù)自己的實驗圖接線，特別注意VCC及地的接線不能接錯不能接反且不能短接，待仔細(xì)檢查后方可通電進(jìn)行實驗，以后所有實驗均依此辦理。一、測與非門的邏輯功能1、選擇雙4輸入正與非門74LS20，按圖3_1_1接線；2、輸入端、輸出端接LG電平開關(guān)、LG電平顯示元件盒上；集成塊及邏輯電平開關(guān)、邏輯電平顯示元件盒接上同一路5V電源。3、撥動電平開關(guān)，按表3_1_1中情況分別測出輸出電平614VCC7地圖3_1_1表3_1_1輸入端輸出端1電位V邏輯狀態(tài)1LLLO111OO1L0001O0OO二、測試與或非門的邏輯功能L、選兩路四輸入與或非門電路1個74LS55，按圖3_1_2接線、輸入端接電平的輸出插口，撥動開關(guān)當(dāng)輸入端為下表情況時分別測試輸出端8的電位，將結(jié)果填入表3_1_2中表3_1_2輸入端輸出端81310111213電位V邏輯狀態(tài)L111000OL1110001000O1LL11OO01L110OOLO0OL0OOOOOO0三、測邏輯電路的邏輯關(guān)系圖3_1_2用74LS00電路組成下列邏輯電路，按圖3_1_3、圖3_1_4接線，寫出下列圖的邏輯表達(dá)表并化簡，將各種輸入電壓情況下的輸出電壓分別填入表3_1_3、表3_1_4中，驗證化簡的表達(dá)式。表3_1_3輸入輸出ABZ0OO1LO11表3_1_4輸入輸出ABZ0OO1LO11Z圖3_1_3圖3_1_4ABZ四、觀察與非門對脈沖的控制作用選一塊與非門74LS20按下面兩組圖3_1_5A、B接線，將一個輸入端接連續(xù)脈沖用示波器觀察兩種電路的輸出波形。在做以上各個實驗時,請?zhí)貏e注意集成塊的插入位置與接線是否正確，每次必須在接線后經(jīng)復(fù)核確定無誤后方可通電實驗，并要養(yǎng)成習(xí)慣。四、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS002片，74LS551片，74LS201片，邏輯開關(guān)盒1個五、實驗報告要求整理實驗數(shù)據(jù),并對數(shù)據(jù)及波形進(jìn)行一一分析，比較實驗結(jié)果，分析“與非門”的邏輯功能并作討論六注意事項L、接拆線都要在斷開電源5V的情況下進(jìn)行。2、TTL電路電源電壓VCC5V；檢查電源是否為5V不要超過5V。七、實驗思考題L、與非門什么情況下輸出高電平什么情況下輸出低電平與非門不用的輸入端應(yīng)如何處理2、與或非門在什么情況下輸出高電平什么情況下輸出低電平與或非門中不用的與門輸入端應(yīng)如何處理不用的與門應(yīng)如何處理3、如果與非門的一個輸入端接連續(xù)時鐘脈沖，那么1其余輸入端是什么狀態(tài)時，允許脈沖通過脈沖通過時，輸出端波形與輸入端波形有何差別2其余輸入端是什么狀態(tài)時，不允許脈沖通過這種情況下與非門輸出是什么狀態(tài)（A）5V（B）圖3_1_25圖3_2_1不正常情況普通TTL門電路輸出端短接實驗二三態(tài)門和OC門的研究本實驗為驗證性實驗一、實驗?zāi)康?熟悉兩種特殊的門電路三態(tài)門和OC門；2了解“總線”結(jié)構(gòu)的工作原理。二、實驗原理數(shù)字系統(tǒng)中，有時需把兩個或兩個以上集成邏輯門的輸出端連接起來，完成一定的邏輯功能。普通TTL門電路的輸出端是不允許直接連接的。圖2_1示出了兩個TTL門輸出短接的情況，為簡單起見，圖中只畫出了兩個與非門的推拉式輸出級。設(shè)門A處于截止?fàn)顟B(tài)，若不短接，輸出應(yīng)為高電平；設(shè)門B處于導(dǎo)通狀態(tài)，若不短接，輸出應(yīng)為低電平。在把門A和門B的輸出端作如圖3_2_1所示連接后，從電源VCC經(jīng)門A中導(dǎo)通的T4、D3和門B中導(dǎo)通的T5到地，有了一條通路，其不良后果為1輸出電平既非高電平，也非低電平，而是兩者之間的某一值，導(dǎo)致邏輯功能混亂。2上述通路導(dǎo)致輸出級電流遠(yuǎn)大于正常值正常情況下T4和T5總有一個截止，導(dǎo)致功耗劇增，發(fā)熱增大，可能燒壞器件。集電極開路門和三態(tài)門是兩種特殊的TTL電路，它們允許把輸出端互相連在一起使用。1集電極開路門OC門集電極開路門OPENCOLLECTORGATE，簡稱OC門。它可以看成是圖3_2_1所示的TTL與非門輸出級中移去了T4、D3部分。集電極開路與非門的電路結(jié)構(gòu)與邏輯符號如圖3_2_2所示。必須指出OC門只有在外接負(fù)載電阻RC和電源EC后才能正常工作，如圖中虛線所示。由兩個集電極開路與非門0C輸出端相連組成的電路如圖3_2_3所示，它們的輸出即把兩個集電極開路與非門的輸出相與稱為線與，完成與或非的邏輯功能。0C門主要有以下三方面的應(yīng)用1實現(xiàn)電平轉(zhuǎn)換無論是用TTL電路驅(qū)動CMOS電路還是用CMOS電路驅(qū)動TTL電路，驅(qū)動門必須能為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動電流，即必須同時滿足下列四式驅(qū)動門負(fù)載門VOHMINVIHMINVOLMAXVILMAXIOHMAXIIHIOLMAXIIL其中VOHMIN門電路輸出高電平VOH的下限值；VOLMAX門電路輸出低電平VOL的上限值；IOHMAX門電路帶拉電流負(fù)載的能力，或稱放電流能力；IOLMAX門電路帶灌電流負(fù)載的能力，或稱吸電流能力；VIHMIN為能保證電路處于導(dǎo)通狀態(tài)的最小輸入高電平；A電路結(jié)構(gòu)B國標(biāo)邏輯符號C慣用邏輯符號圖3_2_2集電極開路與非門圖3_2_3OC門的線與應(yīng)用VILMAX為能保證電路處于截止?fàn)顟B(tài)的最大輸入低電平。IIH輸入高電平時流入輸入端的電流；IIL輸入低電平時流出輸入端的電流。當(dāng)74系列或74LS系列TTL電路驅(qū)動CD4000系列或74HC系列CMOS電路時，不能直接驅(qū)動，因為74系列的TTL電路VOHMIN24V，74LS系列的TTL電路VOHMIN27V，CD4000系列的CMOS電路VIHMIN35V，74HC系列CMOS電路VIHMIN315V，顯然不滿足VOHMINVIHMIN最簡單的解決方法是在TTL電路的輸出端與電源之間接入上拉電阻RC，如圖3_2_4所示。圖3_2_4TTLOC門驅(qū)動CMOS電路的電平轉(zhuǎn)換2實現(xiàn)多路信號采集，使兩路以上的信息共用一個傳輸通道總線；3利用電路的線與特性方便地完成某些特定的邏輯功能。在實際應(yīng)用時，有時需將幾個OC門的輸出端短接，后面接M個普通TTL與非門作為負(fù)載，如圖3_2_5所示。為保證集電極開路門的輸出電平符合邏輯要求，RC的數(shù)值選擇范圍為其中ICEOOC門輸出三極管T5截止時的漏電流；EC外接電源電壓值；MTTL負(fù)載門個數(shù)；N輸出短接的OC門個數(shù)；M各負(fù)載門接到OC門輸出端的輸入端總和。RC值的大小會影響輸出波形的邊沿時間，在工作速度較高時，RC的取值應(yīng)接近RCMIN。2三態(tài)門三態(tài)門，簡稱TSLTHREESTATELOGIC門，是在普通門電路的基礎(chǔ)上，附加使能控制端和控制電路構(gòu)成的。圖3_2_6所示為三態(tài)門的結(jié)構(gòu)和邏輯符號。三態(tài)門除了通常的高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)。處于高阻態(tài)時，電路與負(fù)載之間相當(dāng)于開路。圖A是使能端高電平有效的三態(tài)與非門，當(dāng)使能端EN1時，電路為正常的工作狀態(tài)，與普通的與非門一樣，實現(xiàn)Y；當(dāng)EN0時，為禁止工作狀態(tài)，Y輸出呈高阻狀態(tài)。圖B是使_AB能端低電平有效的三態(tài)與非門，當(dāng)0時，電路為正常的工作狀態(tài)，實現(xiàn)Y_EN；當(dāng)1時，電路為禁止工作狀態(tài)，Y輸出呈高阻狀態(tài)。_ENM7個輸入端A計算RC最大值B計算RC最小值圖3_2_5計算OC門外接電阻RC的工作狀態(tài)三態(tài)門電路用途之一是實現(xiàn)總線傳輸?？偩€傳輸?shù)姆绞接袃煞N，一種是單向總線，如圖3_2_7A所示，功能表見表3_2_1所示，可實現(xiàn)信號A1、A2、A3向總線Y的分時傳送；另一種是雙向總線，如圖3_2_7B所示，功能表見表3_2_2所示，可實現(xiàn)信號的分時雙向傳送。單向總線方式下，要求只有需要傳輸信息的那個三態(tài)門的控制端處于使能狀態(tài)EN1，其余各門皆處于禁止?fàn)顟B(tài)ENO，否則會出現(xiàn)與普通TTL門線與運(yùn)用時同樣的問題，因而是絕對不允許的。A使能控制端高電平有效B使能控制端低電平有效圖3_2_6三態(tài)門的結(jié)構(gòu)和邏輯符號A單向總線方式B雙向總線方式圖3_2_7三態(tài)門總線傳輸方式表3_2_1單向總線邏輯功能表3_2_2雙向總線邏輯功能三、預(yù)習(xí)要求1根據(jù)設(shè)計任務(wù)的要求，畫出邏輯電路圖，并注明管腳號。2擬出記錄測量結(jié)果的表格。3完成第七項中的思考題1、2、3。四、實驗內(nèi)容1、用三態(tài)門實現(xiàn)三路信號分時傳送的總線結(jié)構(gòu)?？驁D如圖3_2_8所示，功能如表3_2_3所示。圖3_2_8設(shè)計要求框圖表3_2_3設(shè)計要求的邏輯功能在實驗中要求1靜態(tài)驗證控制輸入和數(shù)據(jù)輸入端加高、低電平，用電壓表測量輸出高電平、低電平的電壓值。2動態(tài)驗證控制輸入加高、低電平，數(shù)據(jù)輸入加連續(xù)矩形脈沖，用示波器對應(yīng)地觀察數(shù)據(jù)輸入波形和輸出波形。3動態(tài)驗證時，分別用示波器中的AC耦合與DC耦合，測定輸出波形的幅值VP_P及高、低電平值。2、用集電極開路OC“與非”門實現(xiàn)三路信號分時傳送的總線結(jié)構(gòu)。要求與實驗內(nèi)容1相同。3、在實驗內(nèi)容2的電路基礎(chǔ)上將電源EC從5V改為10V，測量OC門的輸出高、低電平的電壓值。五、注意事項1做電平轉(zhuǎn)換實驗時，只能改變EC，千萬不能將OC門的電源電壓VCC接至10V，以免燒壞器件。2用三態(tài)門實現(xiàn)分時傳送時，不能同時有兩個或兩個以上三態(tài)門的控制端處于使能狀態(tài)。六、報告要求1畫出示波器觀察到的波形，且輸入與輸出波形必須對應(yīng)，即在一個相位平面上比較兩者的相位關(guān)系。2根據(jù)要求設(shè)計的任務(wù)應(yīng)有設(shè)計過程和設(shè)計邏輯圖，記錄實際檢測的結(jié)果，并進(jìn)行分析。3完成第七項中的思考題4。七、思考題1、用OC門時是否需外接其它元件如果需要，此元件應(yīng)如何取值2、幾個OC門的輸出端是否允許短接3、幾個三態(tài)門的輸出端是否允許短接有沒有條件限制應(yīng)注意什么問題4、如何用示波器來測量波形的高、低電平八、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS011片，74LS041片，74LS2442片，邏輯開關(guān)盒1個電阻1K3只實驗三編碼器與譯碼器本實驗為驗證性實驗一、實驗?zāi)康?驗證編碼器與譯碼器的邏輯功能。2熟悉集成編碼器與譯碼器的測試方法及使用方法。二、實驗原理編碼器的功能是將一組信號按照一定的規(guī)律變換成一組二進(jìn)制代碼。74148為8線3線優(yōu)先編碼器，有8個編碼輸入端I0、IL、I7和3個編碼輸出端A2A1A0。輸出為842L碼的反碼，輸入低電平有效。在邏輯關(guān)系上，I7為最高位，且優(yōu)先級最高。其真值表見表3_3_1。表3_3_18線一3線優(yōu)先編碼器74148真值表輸入輸出SI0I1I2I3I4I5I6I7A2A1A0YEXYSLLLLL100OO0O1O0L00L0100LL0L001OO1LL0LLO10OLLL11000L0OL1111L010L00L1L11LL10OL0OL1L1LLL1LL0L0LLL1L1LLLLL10注其中S為使能端，YS為選通輸出端，YEX為擴(kuò)展輸出端。譯碼器的功能是將具有特定含義二進(jìn)制碼轉(zhuǎn)換成相應(yīng)的控制信號。7442為4線10線譯碼器BCD輸入，有4個輸入端D、C、B、AA為低位和10個輸出端Y0、Y1Y9。譯碼輸出為低電平。真值表見表3_3_2表3_3_24線一10線譯碼器真值表輸入輸出DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y90O0OO1LL111LLL000LL0LLLL1LLL00L01L0L1LL11L001LLL10LL1L1L0100LLLL0LL11L010L11L1L01L1L01LO111L1L011LOL1L1L11LLLOLLL000111111L1O110OL1111LL1LL0三、預(yù)習(xí)要求復(fù)習(xí)教材中編碼器與譯碼器的有關(guān)內(nèi)容，熟悉所用器件74LSL48、74LSL38的引腳排列。四、實驗內(nèi)容及步驟1、8線3線優(yōu)先編碼器功能測試8線3線優(yōu)先編碼器74LSL48和反相器74LS04的引腳排列如圖3_3_1所示。1在通用電學(xué)實驗臺上按圖4_2電路對優(yōu)先編碼器74LSL48和反相器74LS04進(jìn)行連線。2在輸入端按照表3_3_3加入高低電平（“0”態(tài)接地，“1”態(tài)接VCC5V），用萬用表測試輸出電壓并將測試結(jié)果填入表3_3_3中。圖3_3_174LSL48和74LS04的引腳排列圖4_2優(yōu)先編碼器表3_3_3測量優(yōu)先編碼器真值表輸入輸出SI0I1I2I3I4I5I6I7A2A1A0YEXYS1000OLO01LO0LLLO0LL1LO0L1LL10OL1LL1L0011L11LLO111LL1LL2、3線8線譯碼器的功能測試3線8線譯碼器74LSL38的引腳排列如圖3_3_3所示。1在通用電學(xué)實驗臺上將3線8線譯碼器74LSL38輸入端按照表3_3_4加入高低電平，用萬用表測試輸出電壓并將測試結(jié)果填入表3_3_4中。2譯碼器作為數(shù)據(jù)分配器。按圖圖3_3_374LSL38的引腳排列圖3_3_4譯碼器作為數(shù)據(jù)分配器3_3_4接線，在脈沖輸入端D加入FLKHZ的矩形脈沖，同時用示波器觀察地址輸入為A2A1A0000、010、100、11L時的輸入和各輸出端的波形，并按時問關(guān)系將輸入、輸出波形記錄下來。表3_3_4測量3線8線譯碼器真值表輸入輸出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71O0OO1000LL00LOL00L110L00L0L0L10LLOL0L1LOL五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS1481片，74LS041片，74LS1381片，邏輯開關(guān)盒1個六、實驗報告L、作出實測的74LSL48、74LSL38的真值表。畫出圖3_3_4實測的輸入、輸出波形。2討論兩個器件輸入、輸出有效電平及使能端的作用。七、思考題174LSL38輸入使能端有哪些功能74LSL48輸入、輸出使能端有什么功能2怎樣將74LSL38擴(kuò)展為416線譯碼器實驗四數(shù)據(jù)選擇器本實驗為驗證性實驗一、實驗?zāi)康?熟悉數(shù)據(jù)選擇器的基本功能及測試方法。2學(xué)習(xí)用數(shù)據(jù)選擇器作邏輯函數(shù)產(chǎn)生器的方法。二、實驗原理數(shù)據(jù)選擇器的功能是從多個通道的數(shù)據(jù)中選擇一個傳送到唯一的公共數(shù)據(jù)通道上。74151是一種典型的集成數(shù)據(jù)選擇器，它有3個地址輸入端S2S1S0，可選擇I0I78個數(shù)據(jù)源，具有兩個互補(bǔ)輸出端Z和。其功能表如表3_4_1所示。_表3_4_1數(shù)據(jù)選擇器7415L功能表輸入輸出使能選擇GS2SLS0Z_L010000I00I00OLI11O0L0I22IO0L1I33OLO0I44IOLOLI550LL0I66I0LL1I77數(shù)據(jù)選擇器除了實現(xiàn)有選擇的傳送數(shù)據(jù)以外，還可作邏輯函數(shù)產(chǎn)生器，與計圖3_4_1數(shù)據(jù)選擇器74LSL51的引腳排列數(shù)器配合可實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等。三、預(yù)習(xí)要求1復(fù)習(xí)教材中數(shù)據(jù)選擇器的有關(guān)內(nèi)容，熟悉74LS15L的管腳排列。2熟悉用數(shù)據(jù)選擇器作邏輯函數(shù)產(chǎn)生器的原理。四、實驗內(nèi)容及步驟18選L數(shù)據(jù)選擇器74LSL5L基本功能測試8選L數(shù)據(jù)選擇器74LSL5L的引腳排列如圖3_4_1所示。在通用電學(xué)實驗臺上將數(shù)據(jù)選擇器74LSL5L接通電源。在輸入端按照表3_4_2加入高低電平，用萬用表測試輸出電壓并將測試結(jié)果填入表3_4_2中。表3_4_2測量數(shù)據(jù)選擇器74LSL51功能表輸入輸出使能選擇GS2S1S0ZL0000O001O010O01101000101011001112用7415L實現(xiàn)三位奇數(shù)校驗器的功能。三位奇數(shù)校驗器的真值表如表3_4_3所示，要求用7415L實現(xiàn)其功能。圖3_4_2用74151實現(xiàn)三位奇數(shù)校驗器表3_4_3三位奇數(shù)校驗器的真值表輸入輸出ABCY0O0000LL0L0LOLL0LO0L10L01100LL11提示1根據(jù)真值表寫出該邏輯函數(shù)的最小項表達(dá)式為YCBAABC41A2根據(jù)式51畫出74151接線圖如圖3_4_2。按表3_4_3測量相應(yīng)的的輸出狀念，驗證是否滿足三位奇數(shù)校驗器的邏輯功能。四、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS1511片，邏輯開關(guān)盒1個五、實驗報告整理實驗數(shù)據(jù)及結(jié)果，按要求填寫表格，總結(jié)數(shù)據(jù)選擇器的基本功能及其應(yīng)用。六、思考題1除了作邏輯函數(shù)產(chǎn)生器外，數(shù)據(jù)選擇器還有哪些方面的應(yīng)用2試用兩片8選L數(shù)據(jù)選擇器組成一個16選L的數(shù)據(jù)選擇器。實驗五移位寄存器本實驗為驗證性實驗一、實驗?zāi)康?掌握中規(guī)模四位雙向移位寄存器邏輯功能及測試方法。2研究由移位寄存器構(gòu)成的環(huán)形計數(shù)器和串行累加器工作原理。二、預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)寄存器內(nèi)容。2、查閱74LS74和74LSL93引腳排列。3、用EWB仿真實驗內(nèi)容。三、實驗原理在數(shù)字系統(tǒng)中能寄存二進(jìn)制信息，并進(jìn)行移位的邏輯部件稱為移位寄存器。根據(jù)移位寄存儲信息的方式有串入串出、串入并出、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。本實驗采用四位雙向通用移位寄存器，型號為74LSL94，引腳排列如圖3_5_L所示，DA、DB、DC、DD為并行輸入端；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端；SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無條件清R零端；CP為時鐘輸入端。寄存器有四種不同操作模式并行寄存；右移方向由QAQD；右移方向由QDQA；保持。S1、S0和的作用如表3_5_L所示。CR移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實驗研究移位寄存器用作環(huán)形計數(shù)器和串行累加器的情況。把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖3_5_2A的四位寄存器中，把輸出QD和右移串行輸入端SR相連接，設(shè)初始狀態(tài)QAQBQCQD1000，則在時鐘脈沖作用下QAQBQCQD將依次變?yōu)?100001000011000，其波形如圖3_5_2B所示?？梢娝且粋€具有四個有效狀態(tài)的計數(shù)器，圖3_5_2A電路可以由各個輸出端輸出在時間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。圖3_5_L移位寄存器74LSL94引腳排列表3_5_LCPCRS1S0功能QA、QB、QC、QDO清除O，使QAQBQCQD0，寄存器正常CR工作時，L。1L1送數(shù)CP上升沿作用后，并行輸入數(shù)據(jù)送入寄存器。QAQBQCQDDADBDCDD此時串行數(shù)據(jù)SR、SL被禁止1O1右移串行數(shù)據(jù)送至右移輸入端SR，CP上升沿進(jìn)行右移。QAQBQCQDDSRQAQBQCLL0左移串行數(shù)據(jù)送至右移輸入端SR，CP上升沿進(jìn)行右移。QAQBQCQDQAQBQCQSL。L00保持CP作用后寄存器內(nèi)容保持不變QADQBDQCDQDDQAQBQCQDL保持QAQBQCQDQADQBDQCDQDD累加器是由移位寄存器和全加器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個輸入的數(shù)相加，并存放在累加器中。圖10_3為累加器原理圖。設(shè)開始時，被加數(shù)AANLAO和加數(shù)BBN1B。已分別存入N1位累加和移位寄存器和加數(shù)移位寄存器中。進(jìn)位觸發(fā)器已被清零。當(dāng)?shù)谝粋€時鐘脈沖到來之前，全加器各輸入、輸出情況為ANAO、BNB0、CN1O、SNAOBOOSO、CNC1。在第一個CP脈沖圖3_5_2到來后，SO存入累加和移位寄存器最高位，CO存入進(jìn)位觸發(fā)器D端，且兩個移位寄存器中的內(nèi)容都向右移動一位，此時全加器輸出為SNA1B1COS1、CNC1。在第二個CP脈沖到來后，兩個移位寄存器的內(nèi)容又右移一位，此時全加器的輸出為SNA2B2CLS2、CNC2。如此順序進(jìn)行，到第N1個時鐘脈沖后，不僅原先存入兩個寄存器中的數(shù)已被全部移出，且A、B兩個數(shù)相加的和及最后的進(jìn)位CN1也被全部存入累加和移位寄存器中。若需繼續(xù)累加，則加數(shù)移位寄存器中需再存入新的加數(shù)。中規(guī)模集成移位寄存器，其位數(shù)往往以四位居多，當(dāng)需要的位數(shù)多于四位，可把幾塊移位寄存器用級連的方法來擴(kuò)展位數(shù)。四、實驗內(nèi)容及步驟1測試移位寄存器74LSL94的邏輯功能按圖3_5_4接線，、S1、S0、SL、SR、DA、DC、DD分別CR接邏輯開關(guān)，QA、QB、QC、QD接電平指示器（或邏輯開關(guān)盒上的發(fā)光二極管），CP接單次脈沖源，按表3_5_2所規(guī)定的輸入狀態(tài)，逐項進(jìn)行測試。1清除令O，其它輸入均為任意狀R態(tài)，這時寄存器輸出QA、QB、QC、QD均為零。清除功能完成后，置R1。2送數(shù)令S1S01，送入任CR意四位二進(jìn)制數(shù)，如DADBDCDDABCD，加CP脈沖，觀察CPO、CP由O1、CP由10三種情況下寄存器輸出狀態(tài)的變化，分析寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖上升沿，記錄之。圖3_5_3累加器原理圖圖3_5_4測試移位寄存器74LSL94的邏輯功能表3_5_2清除模式時鐘串行輸入輸出功能總結(jié)CRS1S0CPSLSRDADBDCDDQAQBQCQDO111ABCDLO1O101LLO1O101011O11L0L1101L1OL1OO3右移令L、S1O、SOL，消零，或用并行送數(shù)字置寄存器輸出。由右CR移輸入端SR送入二進(jìn)制數(shù)碼如0100，由CP端連續(xù)加四個脈沖，觀察輸出端情況，記錄之。4左移令1、S11、S00，先清零或預(yù)置，由左移輸入端SL送入二進(jìn)制CR數(shù)碼如1111，連續(xù)加四個CP脈沖，觀察輸出情況，記錄之。5保持寄存器預(yù)置任意四位二進(jìn)制數(shù)碼ABCD令1、S1O，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。CR注保留接線，待用。2循環(huán)移位將實驗內(nèi)容1接線中QD及SR與電平指示器及邏輯開關(guān)的接線斷開，井將QD與SR直接連接，其它接線均不變動，用并行送數(shù)法預(yù)置寄存器輸出為某二進(jìn)制數(shù)碼如0100，然后進(jìn)行右移循環(huán)，觀察寄存器輸出端變化，記入表3_5_3中。3累加運(yùn)算按圖3_5_5連接實驗電路。、S1、S0接邏輯開關(guān)，CP接單次脈沖源，CR由于邏輯開關(guān)數(shù)量有限，兩寄存器并行輸入端DADD高電平時接邏輯開關(guān)擲向“L”處，低電平時接地。兩寄存器輸出接電平指示器。表3_5_3表3_5_41D觸發(fā)器置零使74LS74的端為低電平，再變?yōu)楦唠娖?。DR2送數(shù)令S1S01，用并行送數(shù)方法把三位加數(shù)A2A1A0和三位被加數(shù)B2B1B0分CR別送入累加和移位寄存器A和加數(shù)移位寄存器B中。然后進(jìn)行右移，實現(xiàn)加法運(yùn)算。連續(xù)輸入四個CP脈沖，觀察兩個寄存器輸出狀態(tài)變化，記入表3_5_4中。五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LSL942片，74LS741片，74LSL831片，邏輯開關(guān)盒1個六、實驗報告CPQAQBQCQDL010O234B寄存器A寄存器CPQAQBQCQDQAQBQCQD012341分析表3_5_2的實驗結(jié)果，總結(jié)移位寄存器74LS194的邏輯功能寫入表格功能總結(jié)一欄中。2根據(jù)實驗內(nèi)容2的結(jié)果，畫出四位環(huán)形計數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。3分析累加運(yùn)算所得結(jié)果的正確性。七、思考題1、在對74LS194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零2、使寄存器清零，除采用輸入低電平外，可否采用右移或左移的方法CR可否使用并行送數(shù)法若可行，如何進(jìn)行操作3、若進(jìn)行循環(huán)左移，圖3_5_4接線應(yīng)如何改裝注CMOSCC4194四位雙向移位寄存器與TTL74LS194功能相同，可互換使用。引腳排列如圖3_5_6所示。圖3_5_6CC4194引腳排列圖圖3_5_5累加運(yùn)算電路實驗六A/D轉(zhuǎn)換實驗本實驗為驗證性實驗一、實驗?zāi)康?、熟悉使用集成ADC0809實現(xiàn)八位模數(shù)轉(zhuǎn)換方法。2、掌握測試模數(shù)轉(zhuǎn)換器靜態(tài)線性的方法，加深對其主要參數(shù)意義的理解。3、熟悉集成ADC0809的性能、引腳功能及其典型應(yīng)用。二、實驗原理AD轉(zhuǎn)換器用于將模擬電量轉(zhuǎn)換為相應(yīng)的數(shù)字量，它是模擬系統(tǒng)到數(shù)字系統(tǒng)的接口電路。AD轉(zhuǎn)換器在進(jìn)行轉(zhuǎn)換期間，要求輸入的模擬電壓保持不變，因此在對連續(xù)變化的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換前，需要對模擬信號進(jìn)行離散處理，即在一系列選定時間上對輸入的連續(xù)模擬信號進(jìn)行采樣，在樣值的保持期間內(nèi)完成對樣值的量化和編碼，最后輸出數(shù)字信號。所以，A/D轉(zhuǎn)換分為采樣保持和量化與編碼兩步完成。采樣保持電路對輸入模擬信號抽取樣值，并展寬保持；量化是對樣值脈沖進(jìn)行分級，編碼是將分級后的信號轉(zhuǎn)換成二進(jìn)制代碼。在對模擬信號采樣時，必須滿足采樣定理采樣脈沖的頻率FS大于輸入模擬信號最高頻率分量的2倍，即FS2FLMAX。這樣才能做到不失真地恢復(fù)出原模擬信號。AD轉(zhuǎn)換器有多種型號。并聯(lián)比較型、逐次逼近型和雙積分型A/D轉(zhuǎn)換器各有特點，在不同的應(yīng)用場合，應(yīng)選用不同類型的A/D轉(zhuǎn)換器。高速場合下，可選用并聯(lián)比較型D轉(zhuǎn)換器，但受位數(shù)限制，精度不高，且價格貴；在低速場合，可選用雙積分型A/D轉(zhuǎn)換器，它精度高，抗干擾能力強(qiáng)。；逐次逼近型A/D轉(zhuǎn)換器兼顧了上述兩種A/D轉(zhuǎn)換器的優(yōu)點，速度較快、精度較高、價格適中，因此應(yīng)用比較普遍。本實驗采用ADC0809A/D轉(zhuǎn)換器實現(xiàn)模數(shù)轉(zhuǎn)換。ADC0809芯片簡介1、ADC0809A/D轉(zhuǎn)換器是采用逐次逼近的原理。內(nèi)部結(jié)構(gòu)圖如圖3_6_1所示。ADC0809由單5V電源供電，片內(nèi)帶有鎖存功能的8路模擬多路開關(guān)，可對8路05V的輸入模擬電壓信號分時進(jìn)行轉(zhuǎn)換，片內(nèi)具有多路開關(guān)的地址譯碼器和鎖存電路、穩(wěn)定的比較器，256R電阻T型網(wǎng)絡(luò)和樹狀電了開關(guān)以及逐次逼近寄存器。通過適當(dāng)?shù)耐饨与娐?，ADC0809可對05V的雙極性模擬信號進(jìn)行轉(zhuǎn)換。圖3_5_1ADC0809的內(nèi)部結(jié)構(gòu)圖2、ADC0809管腳功能圖3_5_2ADC0809管腳圖IN0IN78路模擬量輸入引腳REF（）、REF（）參考電壓輸入D7D0八位數(shù)字量輸出端。D0為最低位（LSB），D7為最高位（MSB）CLK時鐘信號輸入端GND接地端VCC電源5VSTARTA/D轉(zhuǎn)換啟動信號輸入端ALE地址鎖存允許信號輸入端（以上兩個信號用于啟動A/D轉(zhuǎn)換）EOC轉(zhuǎn)換結(jié)束信號輸出引腳，開始轉(zhuǎn)換時為低電平，當(dāng)轉(zhuǎn)換結(jié)束時為高電平。OE輸出允許控制端，用以打開三態(tài)數(shù)據(jù)輸出鎖存器。A、B、C地址輸入線，經(jīng)譯碼后可選通IN0IN7八通道中的一個通道進(jìn)行轉(zhuǎn)換。四、實驗內(nèi)容與步驟1、ADC0809靜態(tài)線性度測試按圖3_5_3接線。圖3_5_3ADC0809靜態(tài)線性度測試2、按表3_5_1調(diào)RP，使V1端的電壓與表中給定的值一致，用萬用表來保證并分別測出對應(yīng)的輸出8位二進(jìn)制碼，記入表。五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材ADC08091片，1K電位器1個，邏輯開關(guān)盒1個六、實驗報告1畫出ADC0804輸入模擬電壓與輸出數(shù)字量之間的關(guān)系曲線。2比較實測值與理論值之間的誤差分析表3_5_1輸出值輸入電壓（V）理論值實測值誤差000002004012016024032040050200250400460470480485492496500實驗七、組合邏輯電路的設(shè)計與調(diào)試（一）本實驗為設(shè)計性實驗一、實驗?zāi)康?、熟悉EWB軟件的仿真實驗方法，加深理解組合邏輯電路的分析與設(shè)計方法。2、測試所設(shè)計電路的邏輯功能。二、預(yù)習(xí)要求1復(fù)習(xí)組合電路的設(shè)計方法。按設(shè)計步驟，設(shè)計實驗內(nèi)容的邏輯電路圖。2認(rèn)真閱讀附錄A，熟悉ELECTRONICSWORKBENCH（簡稱EWB）軟件的使用方法。三、設(shè)計要求與技術(shù)指標(biāo)1設(shè)計一個三人表決電路，A，B，C三人對某一提案進(jìn)行表決，如多數(shù)贊成，則提案被通過，表決機(jī)以指示燈亮來表示；反之指示燈不亮。根據(jù)所設(shè)計的電路進(jìn)行仿真實驗，檢查是否符合設(shè)計要求。2設(shè)計一個能判斷一位二進(jìn)制數(shù)A與B大小的比較電路。畫出邏輯圖用LL、L2、L3分別表示三種狀態(tài)，即LLAB，L2ABL2A24N取2故編碼為表3_10_1狀態(tài)編碼表3、畫出狀態(tài)卡諾圖，并寫出狀態(tài)方程和輸出方程表3_10_2狀態(tài)卡諾圖Q2N1Q2NQ1N12Q1N1CQ1NQ0N4選擇JKFF，特性方程為QN1JQNNK比較可得J2Q1N，K2Q1N,J1K115邏輯圖6按圖接線并進(jìn)行電路測試，得出結(jié)論如表3_10_3所示。表3_10_3實驗結(jié)論輸入脈沖數(shù)Q1NQ0NC00001010狀態(tài)編碼S000S101S210S311Q1NQ2N010011011100圖3_10_8四進(jìn)制計數(shù)器的邏輯接線圖210031114000五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS1122片、74LS742片，邏輯開關(guān)盒1個等。六、實驗報告要求1設(shè)計任務(wù)要有設(shè)計過程和設(shè)計邏輯圖。2數(shù)據(jù)記錄力求表格化。3總結(jié)本次實驗體會。七、實驗思考與總結(jié)總結(jié)時序邏輯電路的設(shè)計方法。實驗十一計數(shù)器的設(shè)計（二）本實驗為設(shè)計性實驗。一、實驗?zāi)康?熟悉集成計數(shù)器的功能特點。2熟悉集成計數(shù)器的使用方法。3熟悉“反饋歸0法”設(shè)計計數(shù)器。二、預(yù)習(xí)提示1復(fù)習(xí)集成計數(shù)器的邏輯功能。2根據(jù)設(shè)計要求設(shè)計出邏輯圖。3用EWB仿真所設(shè)計的電路，檢查是否符合設(shè)計要求。三、設(shè)計要求與技術(shù)指標(biāo)1、對集成計數(shù)器74LS290按照表3_11_1進(jìn)行二五十進(jìn)制功能測試，記錄實驗結(jié)果。表3_11_1S9AS9BR0AR0BCPQ3Q2Q1Q01010011000000計數(shù)2、用集成計數(shù)器74LS290實現(xiàn)六進(jìn)制計數(shù)器。3、用集成計數(shù)器74LS290實現(xiàn)八進(jìn)制計數(shù)器。4、對集成計數(shù)器74LS160按照表3_11_2進(jìn)行十進(jìn)制功能測試，記錄實驗結(jié)果。表3_11_24用集成計數(shù)器74LS160實現(xiàn)五進(jìn)制計數(shù)器。5用集成計數(shù)器74LS160實現(xiàn)十二進(jìn)制計數(shù)器。四、設(shè)計提示1中規(guī)模（MSI）時序邏輯電路中規(guī)模集成電路MSI時序功能件常用的有計數(shù)器和移位寄存器等，借助于器件手冊提供的功能表和工作波形圖，就能正確地使用這些器件。對于一個使用者關(guān)鍵在于合理地使用器件，靈活使用器件的各控制輸入端，運(yùn)用各種設(shè)計技巧，完成要求的功能。在使用MSI器件時，各控制輸入端必須按照邏輯要求接入電路，不允許懸空。下面，重點講述兩種最常用的集成計數(shù)器件74LS290和74LSL60。集成計數(shù)器種類很多，常用的計數(shù)器如表3_11_3所列。表3_11_3常用計數(shù)器性能器件種類型號相近型號計數(shù)脈沖邊沿清除置數(shù)二一五一十進(jìn)制異步計數(shù)器74LS29074LS210直接直接置9十進(jìn)制可預(yù)置同步計數(shù)器74LS16074LS216直接同步4位二進(jìn)制可預(yù)置同步計數(shù)器74LS16174LS214十進(jìn)制可預(yù)置同步加減計數(shù)器74LS190/直接4位二進(jìn)制可預(yù)置同步加，減計數(shù)器74LS191/十進(jìn)制可預(yù)置同步加/減計數(shù)器（雙時鐘）74LS19274LS2174位二進(jìn)制可預(yù)置同步加減計數(shù)器雙時鐘T419374LS215雙時鐘，不使用時鐘端置1直接直接174LS290二一五一十進(jìn)制異步計數(shù)器其引腳圖及邏輯符號如圖3_11_1所示，圖中,S9A,S9B是直接置9端，在S9S9AS9B時,計數(shù)輸出Q3Q2Q1Q0為1001,ROA,ROB是直接置0端,在ROROAROB1時,計數(shù)器置0。整個計數(shù)器由兩部分組成，第一部分是1位二進(jìn)制計數(shù)器，CP0和Q0是它的計數(shù)輸入端和輸圖3_11_174LS290引腳圖及邏輯符號出端第二部分是一個五進(jìn)制部分，CPL是它的計數(shù)輸入端，Q3，Q2，QL是輸出端。如果將Q0與CPL相連，計數(shù)脈沖從CPO輸入，即成為8421BCD碼計數(shù)器，計數(shù)器的輸出序是Q3Q2Q1Q0；將Q3與CP0相連，計數(shù)脈沖從CP1輸入，便成為5421BCD碼異步十進(jìn)制加法計數(shù)器，它的輸出碼序是Q0Q3Q2Q1。74LS290二一五一十進(jìn)制異步計數(shù)器，顧名思義，它是由一個二進(jìn)制和一個五進(jìn)制計數(shù)器兩個獨(dú)立部分組成的。兩部分級聯(lián)便構(gòu)成2510進(jìn)制計數(shù)，這也是它的最大計數(shù)模值。由于它有直接置9和直接0兩個控制端，所以可用來設(shè)計小于10的任意8421BCD碼進(jìn)制的計數(shù)器。經(jīng)常用它的直接置0端來達(dá)成此設(shè)計目的，該方法便是反饋歸零法。反饋歸零法就是將輸出的某一有效狀態(tài)位反饋到直接置0端，使計數(shù)器復(fù)位，從而改變其計數(shù)模值的。由于它是異步清零，考慮反饋有效狀態(tài)時要與同步區(qū)別開來。簡單地說，NN2/3VCC以后，VC10，VC21，Q0，故VOVOL。因此，VT2/3VCC。其次，再看VI從高于2/3VCC開始下降的過程當(dāng)1/3VCC2/3VCC時，VC1VC21，故VOVOL不變；當(dāng)VI1/3VCC以后，VC11，VC20，QL，故VOVOH。因此，VT1/3VCC。由此得到電路的回差電壓為VTVTVT1/3VCC圖3_12_2圖3_12_1電路的電壓傳輸特性圖11_2是圖11_1電路的電壓傳輸特性，它是一個典型的反相輸出施密特觸發(fā)特性。如果參考電壓由外接的電壓VCO供給，則不難看出這時VTVCO，VT1/2VCO，VT1/2VCO。通過改變VCO值可以調(diào)節(jié)回差電壓的大小?！纠?22】用兩個555構(gòu)成低頻對高頻調(diào)制的“救護(hù)車警鈴電路”。參考電路為圖3_12_3555組成的警鈴電路555定時器的電源電壓范圍較寬,可在318V范圍內(nèi)使用,電路的輸出有緩沖器,因而有較強(qiáng)的帶負(fù)載能力,雙極性定時器最大的灌電流和拉電流都在200MA左右,因而可直接推動TTL或CMOS電路中的各種電路,包括能直接推動蜂鳴器等器件。五、實驗報告要求1測試電路，記錄數(shù)據(jù)，并對實驗結(jié)果進(jìn)行分析。2設(shè)計任務(wù)要有設(shè)計過程。3分析討論實驗中發(fā)生的現(xiàn)象和問題。4總結(jié)本次實驗體會。六、實驗思考與總結(jié)1思考題（1）據(jù)觀察到的波形和測量結(jié)果，分析多諧振蕩器輸出波形的周期由什么決定（2）單穩(wěn)態(tài)觸發(fā)器輸出脈沖的寬度又有什么決定（3）用NE555如何構(gòu)成施密特觸發(fā)器2、提出自己的設(shè)計觀點。3用到的知識點總結(jié)。實驗十三DA轉(zhuǎn)換器本實驗內(nèi)容1驗證性實驗，實驗內(nèi)容2為設(shè)計性實驗。一、實驗?zāi)康?熟悉集成DA轉(zhuǎn)換器的基本功能及其應(yīng)用。2學(xué)習(xí)集成DA轉(zhuǎn)換器的測試方法。二、實驗原理能把數(shù)字信號轉(zhuǎn)換成模擬信號的電路稱為數(shù)模轉(zhuǎn)換器，簡稱DA轉(zhuǎn)換器。它與AD轉(zhuǎn)換器都是計算機(jī)或數(shù)字儀表中不可缺少的接口電路。1集成DA轉(zhuǎn)換器的典型結(jié)構(gòu)是由倒T形電阻網(wǎng)絡(luò)和模擬開關(guān)組成，使用時外加運(yùn)算放大器。圖3_13_1所示的是N位DA轉(zhuǎn)換器的原理圖。其輸出電壓VO與輸入數(shù)字量DODN1的關(guān)系為其中VREF為基準(zhǔn)電壓。2DA轉(zhuǎn)換器的主要技術(shù)指標(biāo)1分辨率是指DA轉(zhuǎn)換器模擬輸出電壓可能被分離的等級數(shù)。常用輸入數(shù)字量的位數(shù)N來表示。2轉(zhuǎn)換誤差是指輸入端加入最大數(shù)字量全1時，DA轉(zhuǎn)換器的理論值與實際值之差。它主要受轉(zhuǎn)換器中各元件參數(shù)值的誤差，基準(zhǔn)電源的穩(wěn)定程度和運(yùn)算放大器的零漂大小的影響。圖3_13_1N位DA轉(zhuǎn)換器的原理圖三、預(yù)習(xí)要求1、熟悉所用器件AD7520、74LSL61管腳的排列。2、復(fù)習(xí)教材中DA轉(zhuǎn)換器的有關(guān)內(nèi)容。3、用EWB仿真實驗內(nèi)容及所設(shè)計的邏輯圖。四、實驗內(nèi)容及步驟1DA轉(zhuǎn)換器AD7520功能測試1AD7520為10位集成DA轉(zhuǎn)換器，其引腳排列見圖3_13_2所示。按圖3_13_4接線，圖中10位二進(jìn)制數(shù)碼由實驗板上的一組邏輯開關(guān)控制。圖3_13_2AD7520引腳排列圖3_13_374LSL61引腳排列圖3_13_4測試DA轉(zhuǎn)換器AD7520的功能2使D0D9全為零，調(diào)節(jié)運(yùn)放的反饋電阻使VOO。3在輸入端按照表3_13_1要求加入數(shù)字信號，用數(shù)字萬用表測量輸出電壓VO并將測量結(jié)果填入表3_13_1。表3_13_1測試DA轉(zhuǎn)換器的功能表輸入數(shù)字量輸出模擬量D9D8D7D6D5D4D3D2DLD0V0V1LL111L11L1O000000O1100000000O0L11L11L1LO00O000O0L00000000002用DA轉(zhuǎn)換器組成階梯波發(fā)生器由DA轉(zhuǎn)換器AD7520、4位二進(jìn)制計數(shù)器74LSL61引腳排列見圖3_13_3所示和運(yùn)算放大器UA741組成的階梯波發(fā)生器。將函數(shù)發(fā)生器調(diào)至方波輸出，F(xiàn)LKHZ，接到計數(shù)器的CP端，用示波器觀察輸出波形并記錄之。參考電路如圖3_13_5所示。圖3_13_5階梯波發(fā)生器五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS1611片，AD75201片，UA7411片，邏輯開關(guān)盒2個100K電位器1個，1K電位器1個。六、實驗報告1、畫出實驗電路，整理實驗數(shù)據(jù)，畫出實驗波形圖。2、寫出所設(shè)計的智力競賽搶答器電路的工作原理及工作過程。3、將實驗值與理論值比較，分析誤差產(chǎn)生的原因。七、思考題，1DA轉(zhuǎn)換器主要有哪些技術(shù)指標(biāo)210位DA轉(zhuǎn)換器的分辨率是多少在實際應(yīng)用中，怎樣減小轉(zhuǎn)換誤差實驗十四振蕩、計數(shù)、譯碼、顯示電路本實驗為綜合性實驗一、實驗?zāi)康?、鞏固555定時器構(gòu)成多諧振蕩器的方法。2、鞏固集成JK觸發(fā)器的邏輯功能與應(yīng)用，以及分頻的組成。3、組成振蕩、分頻、計數(shù)、譯碼、顯示綜合型電路，提高綜合分析和應(yīng)用能力。二、預(yù)習(xí)要求1、復(fù)習(xí)綜合實驗各部分原理，功能以及管腳的使用。2、按設(shè)計要求畫出實驗電路。3、用EWB仿真所設(shè)計的電路。三、實驗原理及設(shè)計提示本實驗電路分別由多諧振蕩器、分頻器、計數(shù)器、譯碼器和數(shù)字顯示器等五部分組成，如圖3_14_1所示為十六進(jìn)制計數(shù)譯碼顯示電路原理圖。1多諧振蕩器由555定時器構(gòu)成，其波形主要參數(shù)估算公式正脈沖寬度TPH069R1R2C負(fù)脈沖寬度TPL069R2C圖3_14_1振蕩、分頻、計數(shù)、譯碼、顯示原理圖重復(fù)周期TTPHTPL069R12R2C重復(fù)頻率F0LT144R12R2C占空比QR1R2R12R2注意做計算機(jī)仿真實驗時，555定時器必須接復(fù)位開關(guān)，每啟動一次，先將復(fù)位開關(guān)接到地端，然后，再接高電位端。2分頻器圖中74113為2JK觸發(fā)器組成分頻電路，其輸出頻率為FF04。74113的引腳圖如圖3_14_2A。其中CLK為CP脈沖輸入端，PRE為置位端，低電平有效，正常工作時應(yīng)接高電平。3計數(shù)器計數(shù)器用于記錄脈沖的個數(shù)，采用74163或者74161組成，其引腳如圖3_14_2B所示。其中CLK端為CP脈沖輸入端，CLR為清零端，只要CLR0，各觸發(fā)器均被清零，計數(shù)器輸出為0000。不清零時應(yīng)使CLRL。LOAD為預(yù)置數(shù)控制端。只要在LOAD0的前提下，加入CP脈沖上升沿，計數(shù)器被計數(shù)，即計數(shù)器輸出QA、QB、QC、QD等于數(shù)據(jù)輸入端A、B、C、D輸入的二進(jìn)制數(shù)。這就可以使計數(shù)器從預(yù)置數(shù)開始做加法計數(shù)。不預(yù)置時應(yīng)使LOADI。ENP、ENT為功能控制端，當(dāng)ENPENT1CLR1，LOAD1時，計數(shù)器處于計數(shù)狀態(tài)。當(dāng)計數(shù)到LLLL狀態(tài)時，進(jìn)位輸出RCOL。再輸入一個計數(shù)脈沖，計數(shù)器輸出由LLLL返回0000狀態(tài)，RCO由1變成O，作為進(jìn)位輸出信號。當(dāng)ENP0，ENT1CLR1，LOAD1時，計數(shù)器處于保持工作狀態(tài)。不僅計數(shù)器輸出狀態(tài)不變，而且進(jìn)位輸出狀態(tài)也不變。ENP1，ENT0CLR1，LOAD1時，計數(shù)器輸出狀態(tài)保持不變，可進(jìn)位輸出RCO0。4譯碼器譯碼器就是把輸入代碼譯成相應(yīng)的輸出狀態(tài)，BCD7DEC74LS48是把四位進(jìn)制碼經(jīng)內(nèi)部組合電路“翻譯”成七段A，B，C，D，E，F(xiàn)，G輸出，然后直接推動LED，顯示O15等十六個數(shù)字。AB圖3_14_274113和74163引腳圖5顯示器顯示部分是譯碼器的輸出以數(shù)字形式直觀顯示出來。實驗采用共陰極LED七段器。使用時可把BCD7DEC74LS48譯碼器輸出端A，B，C，D，E，F(xiàn)，G接到對應(yīng)的引腳即可。四、實驗內(nèi)容1按圖3_14_1組裝并測試實驗電路。2參照圖3_14_1設(shè)計二十四進(jìn)制計數(shù)器，并和譯碼器相連，由顯示器顯示124等二十四個數(shù)字。組裝并測試實驗電路。（提示需用2片74LS163、2片74LS48及2片共陰七段顯示器。）3用示波器同時觀察多諧振器的輸出波形與分頻器的輸出波形，是否起到四分頻作用。4觀察顯示器的計數(shù)結(jié)果。五、實驗儀器與器材1、JD2000通用電學(xué)實驗臺一臺2、CA8120A示波器一臺3、DT930FD數(shù)字多用表一塊4、主要器材74LS1632片、74LS482片、共陰七段顯示器2片74LS201片、555芯片1片，74113芯片1片，10K電阻與1K電阻各2只，電容1F、01F、001F各1只等。六、實驗報告1、畫出實驗電路，整理實驗數(shù)據(jù)，畫出實驗波形圖。2、估算多諧振蕩器的振蕩頻率。3、記錄多諧振蕩器的輸出波形與分頻器的輸出波形。4、記錄顯示器的計數(shù)狀態(tài)。七、實驗思考題有同學(xué)測試顯示器好壞時，直接從穩(wěn)壓電源取5V作為高電平，直接接到顯示器各段上將會產(chǎn)生什么后果，為什么實驗十五搶答器的設(shè)計本實驗為綜合性實驗一、實驗?zāi)康?掌握用組合邏輯電路和集成觸發(fā)器設(shè)計搶答器的方法。2掌握用時序邏輯電路設(shè)計搶答器的方法。3熟悉74LS175，74LS148，74LS279，74LS48，數(shù)碼管的外引線排列。二、預(yù)習(xí)要求1熟悉74LS175，74LS148，74LS279，74LS48的邏輯功能。2熟悉搶答器的工作原理。3根據(jù)設(shè)計要求設(shè)計出電路圖。4用EWB仿真所設(shè)計的電路圖，檢查是否符合要求。三、設(shè)計要求1用74LS175，74LS00，74LS20以及輔助元件電阻、開關(guān)等實現(xiàn)4人搶答器。2用74LS148，74LS279，74LS48以及輔助元件電阻、開關(guān)等實現(xiàn)8人搶答器。四、設(shè)計提示14人搶答器（1）工作原理在接通電源時,因為S1S4未按下,U1的輸入端D1D4通過電阻R1R4接地,U1的四個輸入端為低電平,四個發(fā)光二極管LED1LED4不亮,表示沒有人搶答,同時,U1的四個端14輸出全為高電平,經(jīng)過與非門、非Q門后為一高電平加到U3A的腳,打開U3A門,使CP通過U3B的腳輸入,倒相后加到U1的腳,此時CP有效,四個搶答按鈕有效。比賽開始當(dāng)某人按下?lián)尨痖_關(guān)時,比如說S1先按下,因為此時有CP加入U1的腳,所以U1內(nèi)部D1觸發(fā)器輸出翻轉(zhuǎn),由低電平變?yōu)楦唠娖?N1導(dǎo)通L1發(fā)光,表示第一人搶答有效。同時,1輸Q出為低電平,通過與非門、非門后,輸出一個低電平,關(guān)閉U3B門,使U1腳為高電平,CP無效,在此時再按其它搶答開關(guān),輸出均無效,U1處于鎖定狀態(tài)。下一輪搶答時,主持人按下S5,U1的腳輸入一個低電平,使U1的四個D觸發(fā)器復(fù)位,四個Q端輸出為零,四個LED不亮,同時四個端經(jīng)與非門、非門打開U3B,使U1腳Q輸入CP,為下次搶答作好準(zhǔn)備。2電路結(jié)構(gòu)參考圖3_15_1所示D1D2D3D4D14Q12Q13D25Q27Q26D312Q310Q311D413Q415Q414CLK9CLR1U174LS175123U3A74LS00456U3B74LS0012456U2A74L