中央廣播電視大學(xué)20152016學(xué)年度第一學(xué)期“開放本科”期末考試計算機(jī)組成原理A試題2009年1月一、選擇題每小題3分，共36分2在定點二進(jìn)制運算器中，加法運算一般通過來實現(xiàn)。A原碼運算的二進(jìn)制加法器B反碼運算的二進(jìn)制加法器C補碼運算的十進(jìn)制加法器D補碼運算的二進(jìn)制加法器3定點數(shù)補碼加法具有兩個特點一是符號位與數(shù)值位一起參與運算；二是相加后最高位上的進(jìn)位。A與數(shù)值位分別進(jìn)行運算B與數(shù)值位一起參與運算C要舍去D表示溢出4長度相同但格式不同的2種浮點數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為。A兩者可表示的數(shù)的范圍和精度相同B前者可表示的數(shù)的范圍大且精度高C后者可表示的數(shù)的范圍小但精度高D前者可表示的數(shù)的范圍小且精度高5直接尋址是指。A指令中直接給出操作數(shù)地址B指令中直接給出操作數(shù)C指令中間接給出操作數(shù)D指令中間接給出操作數(shù)地址6堆棧尋址的原則是。A隨意進(jìn)出B后進(jìn)先出C先進(jìn)先出D后進(jìn)后出7組成硬連線控制器的主要部件有。APC、IPBPC、IRCIR、IPD。AR、IP8微程序控制器中，機(jī)器指令與微指令的關(guān)系是。A每一條機(jī)器指令由一條微指令來執(zhí)行B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行，D一條微指令由若干條機(jī)器指令組成9若主存每個存儲單元存8位數(shù)據(jù)，則。A其地址線也為8位B其地址線與8無關(guān)C其地址線為16位D其地址線與8有關(guān)10CPU通過指令訪問CACHE所用的程序地址叫做。A邏輯地址B物理地址C虛擬地址D，真實地址11在獨立編址方式下，存儲單元和IO設(shè)備是靠來區(qū)分的。A不同的地址和指令代碼B不同的數(shù)據(jù)和指令代碼C不同的數(shù)據(jù)和地址D不同的地址，12，在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是通過計算機(jī)的傳輸?shù)摹控制總線B專為DMA設(shè)的數(shù)據(jù)總線C地址總線D數(shù)據(jù)總線二、判斷題將判斷結(jié)果填在括弧內(nèi)，正確打號，錯誤打X號，每小題3分，共15分1只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出。2間接尋址是指指令中間接給出操作數(shù)地址。3程序計數(shù)器的位數(shù)取決于指令字長，指令寄存器的位數(shù)取決于機(jī)器字長。4半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。5DMA傳送方式時，DMA控制器每傳送一個數(shù)據(jù)就竊取個指令周期。三、簡答題共29分1簡述計算機(jī)運算器部件的主要功能。7分2一條指令通常由哪些部分組成簡述各部分的功能。8分3什么是高速緩沖存儲器在計算機(jī)系統(tǒng)中它是如何發(fā)揮作用的分4解釋術(shù)語總線周期。分四、計算題每題10分，共20分1寫出X10111101，Y一0010101L的原碼和補碼表示，并用補碼計算兩個數(shù)的差。2將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，再寫出它的原碼、補碼表示符號位和數(shù)值位共8位。試卷代Q1254中央廣播電視大學(xué)20082009學(xué)年度第一學(xué)期“開放本科”期末考試計算機(jī)組成原理A試題答案及評分標(biāo)準(zhǔn)供參考2009年1月一、選擇題每小題3分，共36分1A2D3C4C5A6B7B8B9B10A11A12D二、判斷題每小題3分，共15分1X23X4X5X三、簡答題共29分1簡述計算機(jī)運算器部件的主要功能。分答運算器部件是計算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算，由其內(nèi)部的ALU承擔(dān)。運算器的第二項功能是暫存將參加運算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器承擔(dān)。另外，運算器通常還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)的重要通路。2一條指令通常由哪些部分組成簡述各部分的功能。8分答通常情況下，一條指令要由操作碼和操作數(shù)地址兩部分內(nèi)容組成。其中第一部分是指令的操作碼，它確定了本條指令是執(zhí)行算術(shù)、邏輯、讀寫等多種操作中的哪一種功能，計算機(jī)為每條指令分配了一個確定的操作碼。第二部分是指令的操作數(shù)地址，用于給出被操作的信息指令或數(shù)據(jù)的地址，包括參加運算的一或多個操作數(shù)所在的地址，運算結(jié)果的保存地址，程序的轉(zhuǎn)移地址、被調(diào)用的子程序的人口地址等。3什么是高速緩沖存儲器在計算機(jī)系統(tǒng)中它是如何發(fā)揮作用的7分答高速緩沖存儲器，是一個相對于主存來說容量很小、速度特快、用靜態(tài)存儲器器件實現(xiàn)的存儲器系統(tǒng)。它的作用在于緩解主存速度慢、跟不上CPU瀆寫速度要求的矛盾。它的實現(xiàn)原理是，把CPU最近最可能用到的少量信息數(shù)據(jù)或指令從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時，它就不必訪問慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運行效率。4解釋術(shù)語總線周期。7分答總線周期通常指的是通過總線完成一次內(nèi)存讀寫操作或完成一次輸入輸出設(shè)備的讀寫操作所必需的時間。依據(jù)具體的操作性質(zhì)，可以把一個總線周期區(qū)分為內(nèi)存讀周期、內(nèi)存寫周期、IO讀周期和IO寫周期等4種類型。四、計算題每題