1、1. 按照半導(dǎo)體集成電路的集成度來分，分為哪些類型？小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)、超大規(guī)模集成電路(VLSI) 、特大規(guī)模集成電路(ULSI) 、巨大規(guī)模集成電路(GSI) 。2. 按照器件類型分，半導(dǎo)體集成電路分為哪幾類？BJT型、 MOS 型、 Bi-CMOS 型3. 按電路功能或信號類型分，半導(dǎo)體集成電路分為哪幾類？數(shù)字集成電路、模擬集成電路、數(shù)?；旌霞呻娐?. 電離后向半導(dǎo)體提供空穴的雜質(zhì)是受主雜質(zhì)，電離后向半導(dǎo)體提供電子的雜 質(zhì)是施主雜質(zhì)。5. 由于載流子存在濃度梯度而產(chǎn)生的電流是擴散電流，由于載流子在一定電場 力的作用下而產(chǎn)生電流是

2、漂移電流。6. 在熱力學(xué)溫度零度時，能量比EF 小的量子態(tài)被電子占據(jù)的概率為100%，如果溫度大于熱力學(xué)溫度零度時，能量比EF 小的量子態(tài)被電子占據(jù)的概率為大于 50%。7. 費米分布函數(shù)適用于簡并的電子系統(tǒng)，波耳茲曼分布函數(shù)適用于非簡并的電 子系統(tǒng)。8. 熱平衡狀態(tài)下，無論本征半導(dǎo)體還是雜質(zhì)半導(dǎo)體，其電子濃度和空穴濃度的乘積為常數(shù)，由溫度和禁帶寬度決定。9. 一塊半導(dǎo)體材料，光照在材料中會產(chǎn)生非平衡載流子，其中非平衡載流子的壽命為 。 若光照忽然停止，經(jīng)過 時間后， 非平衡載流子衰減為原來的1/e。10. 在一定溫度下，光照在半導(dǎo)體材料中會產(chǎn)生非平衡載流子，光照穩(wěn)定后，半導(dǎo)體的熱平衡狀態(tài)被打

3、破，將沒有統(tǒng)一的費米能級，但導(dǎo)帶和價帶處于各自的平衡態(tài)，因此存在導(dǎo)帶費米能級和價帶費米能級，稱其為“準(zhǔn)費米能級”。11. 能帶圖EDEcEfEiEvEcEcEiEiEfEaEvEv(a)n本(b)本 本(c)p本12. 電導(dǎo)率與電阻率本征半導(dǎo)體：1niq n p ，niq n pn0q np0q p，n0q np0 q pN 型半導(dǎo)體：1n0q n，n0q nP 型半導(dǎo)體：1p0q p，p0q p13. 四層三結(jié)的結(jié)構(gòu)的雙極型晶體管中隱埋層的作用？減小寄生pnp 管的影響；減小集電極串聯(lián)電阻。14. 簡單敘述一下pn 結(jié)隔離的NPN 晶體管的基本光刻步驟？N+隱埋層擴散孔光刻P 隔離擴散孔光刻

4、P 型基區(qū)擴散孔光刻 N+發(fā)射區(qū)擴散孔光刻引線孔光刻反刻鋁15. 特征尺寸(Critical Dimension,CD)的概念特征尺寸是芯片上的最小物理尺寸，是衡量工藝難度的標(biāo)志，代表集成電路的工藝水平。在 CMOS 技術(shù)中， 特征尺寸通常指MOS 管的溝道長度，也指多晶硅柵的線寬。在雙極技術(shù)中，特征尺寸通常指接觸孔的尺寸。16. 不同晶向的硅片，它的化學(xué)、電學(xué)、和機械性質(zhì)都不同，這會影響最終的器件性能。例如遷移率，界面態(tài)等。MOS 集成電路通常用（100）晶面或晶向；雙極集成電路通常用（111）晶面或晶向。17. 硅熱氧化的概念、氧化的工藝目的、氧化方式及其化學(xué)反應(yīng)式。氧化的概念：硅熱氧化是

5、氧分子或水分子在高溫下與硅發(fā)生化學(xué)反應(yīng)，并在硅片表面生長氧化硅的過程。氧化的工藝目的：在硅片上生長一層二氧化硅層以保護硅片表面、器件隔離、屏蔽摻雜、形成電介質(zhì)層等。氧化方式及其化學(xué)反應(yīng)式：干氧氧化：Si O2 SiO2濕氧氧化：Si H2O O2 SiO2+H2水汽氧化：Si H2O SiO2 H2硅的氧化溫度：750 110018. SiO2在集成電路中的用途柵氧層：做MOS 結(jié)構(gòu)的電介質(zhì)層（熱生長）場氧層：限制帶電載流子的場區(qū)隔離（熱生長或沉積）保護層：保護器件以免劃傷和離子沾污（熱生長）注入阻擋層：局部離子注入摻雜時，阻擋注入摻雜（熱生長）墊氧層：減小氮化硅與硅之間應(yīng)力（熱生長）注入緩沖

6、層：減小離子注入損傷及溝道效應(yīng)（熱生長）層間介質(zhì)：用于導(dǎo)電金屬之間的絕緣（沉積）19. 熱生長氧化層與沉積氧化層的區(qū)別結(jié)構(gòu)及質(zhì)量：熱生長的比沉積的結(jié)構(gòu)致密，質(zhì)量好。成膜溫度：熱生長的比沉積的溫度高?？稍?00獲得沉積氧化層，在第一層金屬布線形成完進行，做為金屬之間的層間介質(zhì)和頂層鈍化層。硅消耗：熱生長的消耗硅，沉積的不消耗硅。20. 雜質(zhì)在硅中的擴散機制間隙式擴散；替位式擴散。21. 擴散雜質(zhì)的余誤差函數(shù)分布特點（恒定表面源擴散屬于此分布）雜質(zhì)表面濃度由該種雜質(zhì)在擴散溫度下的固溶度所決定。當(dāng)擴散溫度不變時，表面雜質(zhì)濃度維持不變；擴散時間越長，擴散溫度越高，則擴散進入硅片內(nèi)的雜質(zhì)總量就越多；擴散

7、時間越長，擴散溫度越高，雜質(zhì)擴散得越深。22. 擴散雜質(zhì)的高斯分布特點（有限源擴散屬于此分布）在整個擴散過程中，雜質(zhì)總量保持不變；擴散時間越長，擴散溫度越高，則雜質(zhì)擴散得越深，表面濃度越低；表面雜質(zhì)濃度可控。23. 結(jié)深的定義雜質(zhì)擴散濃度分布曲線與襯底摻雜濃度曲線交點的位置稱為結(jié)深。24. 離子注入的概念：離子注入是在高真空的復(fù)雜系統(tǒng)中，產(chǎn)生電離雜質(zhì)并形成高能量的離子束，入射到硅片靶中進行摻雜的過程。25. 離子注入工藝相對于熱擴散工藝的優(yōu)缺點：優(yōu)點： 精確地控制摻雜濃度和摻雜深度；可以獲得任意的雜質(zhì)濃度分布；雜質(zhì)濃度均勻性、重復(fù)性好；摻雜溫度低；沾污少；無固溶度極限。缺點：高能雜質(zhì)離子轟擊硅

8、原子將產(chǎn)生晶格損傷；注入設(shè)備復(fù)雜昂貴。26. 離子注入效應(yīng)溝道效應(yīng)：當(dāng)注入離子未與硅原子碰撞減速，而是穿透了晶格間隙時就發(fā)生了溝道效應(yīng)?？刂茰系佬?yīng)的方法：傾斜硅片；緩沖氧化層；硅預(yù)非晶化（低能量（1KEV）淺注入應(yīng)用非常有效）；使用質(zhì)量較大的原子。注入損傷：高能雜質(zhì)離子轟擊硅原子將產(chǎn)生晶格損傷。消除晶格損傷的方法：注入緩沖層；離子注入退火工藝。27. 離子注入退火工藝目的：消除晶格損傷，并且使注入的雜質(zhì)轉(zhuǎn)入替位位置從而實現(xiàn)電激活。高溫?zé)嵬嘶鹜ǔ５耐嘶饻囟龋?50，時間：30 分鐘左右缺點：高溫會導(dǎo)致雜質(zhì)的再分布?？焖贌嵬嘶鸩捎肦TP，在較短的時間（10 3 10 2 秒）內(nèi)完成退火。優(yōu)點：雜

9、質(zhì)濃度分布基本不發(fā)生變化28. 在先進的CMOS 工藝中，離子注入的應(yīng)用深埋層注入；倒摻雜阱注入；穿通阻擋層注入；閾值電壓調(diào)整注入； 輕摻雜漏區(qū)（LDD ）注入；源漏注入；多晶硅柵摻雜注入；溝槽電容器注入；超淺結(jié)注入；絕緣體上的硅（SOI）中的氧注入。29. 光刻的概念光刻是把掩膜版上的電路圖形精確地轉(zhuǎn)移到硅片表面光刻膠膜上的過程。光刻是集成電路制造的關(guān)鍵工藝。30. 光刻工藝的8 個基本步驟：氣相成底膜；旋轉(zhuǎn)涂膠；軟烘； 對準(zhǔn)和曝光；曝光后烘培（ PEB） ；顯影；堅膜烘培；顯影檢查。31. 什么是光刻膠、光刻膠的用途、光刻對光刻膠的要求光刻膠是一種有機化合物，它受紫外線曝光后在顯影液中的溶

10、解度發(fā)生顯著變化，而未曝光的部分在顯影液中幾乎不溶解。光刻膠的用途：做硅片上的圖形模版（從掩膜版轉(zhuǎn)移到硅片上的圖 形） ；在后續(xù)工藝中，保護下面的材料（例如刻蝕或離子注入）光刻對光刻膠的要求：分辨率高；對比度好；敏感度好；粘滯性好粘附性好；抗蝕性好；顆粒少。32. 正膠和負(fù)膠區(qū)別正膠：曝光的部分易溶解，占主導(dǎo)地位；負(fù)膠：曝光的部分不易溶解。負(fù)膠的粘附性和抗刻蝕性能好，但分辨率低。33. 刻蝕的概念、工藝目的、分類、應(yīng)用概念： 用化學(xué)或物理的方法，有選擇地去除硅片表面層材料的過程稱為刻蝕。工藝目的：把光刻膠圖形精確地轉(zhuǎn)移到硅片上，最后達到復(fù)制掩膜版圖形的目的。 刻蝕是在硅片上復(fù)制圖形的最后圖形轉(zhuǎn)

11、移工藝，是集成電路制造的重要工藝之一?？涛g的分類：按工藝目的分類：有圖形刻蝕、無圖形刻蝕。無圖形刻蝕：材料去除和回蝕。按工藝手段分類：干法刻蝕和濕法刻蝕。按刻蝕材料分類：金屬刻蝕、介質(zhì)刻蝕、硅刻蝕。應(yīng)用：在硅片上制作不同的特征圖形，包括選擇性氧化的氮化硅掩蔽層、溝槽隔離和硅槽電容的溝槽、多晶硅柵、金屬互聯(lián)線、接觸孔和通孔。34. 干法刻蝕與濕法刻蝕把硅片置于氣態(tài)產(chǎn)生的等離子體，等離子體中的帶正電離子物理轟擊硅片表面， 等離子體中的反應(yīng)粒子與硅片表面發(fā)生化學(xué)反應(yīng)，從而去除暴露的表面材料。干法刻蝕用物理和化學(xué)方法，可實現(xiàn)各向異性刻蝕，能實現(xiàn)圖形的精確轉(zhuǎn)移。干法刻蝕是集成電路刻蝕工藝的主流技術(shù)，廣泛

12、用于有圖形刻蝕、回蝕和部分材料去除工藝。把硅片置于液體化學(xué)試劑，化學(xué)腐蝕液與硅片表面發(fā)生化學(xué)反應(yīng)，從而去除暴露的表面材料。濕法刻蝕用化學(xué)方法，一般是各向同性刻蝕，不能實現(xiàn)圖形的精確轉(zhuǎn)移。濕法刻蝕基本只用于部分材料去除工藝。35. 干法刻蝕的優(yōu)缺點（與濕法刻蝕比）優(yōu)點：刻蝕剖面各向異性，非常好的側(cè)壁剖面控制；好的CD 控制；最小的光刻膠脫落或粘附問題；好的片內(nèi)、片間、批間的刻蝕均勻性；化學(xué)品使用費用低。（ 為什么現(xiàn)代集成電路工藝多采用干法刻蝕？）缺點： 對下層材料的刻蝕選擇比較差；等離子體誘導(dǎo)損傷；設(shè)備昂貴。36. 為什么多晶硅的干法刻蝕要采用氯基氣體而不是氟基氣體？不用SF6 等F 基氣體是因

13、為Cl 基氣體刻蝕多晶硅對下層的柵氧化層有較高的選擇比。37. 化學(xué)氣相沉積CVD 的概念Chemical Vapor Deposition. 化學(xué)氣相沉積是利用電阻加熱、等離子體、光輻射等能源使某些氣態(tài)物質(zhì)發(fā)生化學(xué)反應(yīng)，生成固態(tài)物質(zhì)并沉積在襯底表面形成薄膜的過程。38. 沉積多晶硅采用什么CVD 工具？摻雜的Poly Si 的主要用途。寫出摻雜的PolySi 做柵電極的6 個原因。沉積多晶硅采用LPCVD。用途：摻雜的Poly Si 在 MOS 器件中用做柵電極；摻雜的Poly Si做多晶電阻及橋聯(lián)；PIP電容的上下電極。摻雜的 Poly Si 做柵電極的原因：通過摻雜可得到特定的電阻；與S

14、iO2 有優(yōu)良的界面特性；和后續(xù)高溫工藝的兼容性；比金屬電極（如Al ）更高的可靠性；在陡峭的結(jié)構(gòu)上沉積的均勻性；實現(xiàn)柵的自對準(zhǔn)工藝。39. 蒸發(fā)的優(yōu)缺點優(yōu)點：成膜速率高（能蒸發(fā)5 微米厚的鋁膜）；金屬膜純度高缺點：臺階覆蓋能力差；不能沉積金屬合金40. 濺射的優(yōu)缺點優(yōu)點：臺階覆蓋能力好；能沉積金屬合金；能進行原位濺射刻蝕缺點：濺射速率低, 金屬膜含氬41. 高能離子轟擊離子反射（能量很?。?；離子吸附（10keV） ， 能量改變結(jié)構(gòu)；濺射 （ 0.5keV5keV） ， 濺射原子能量1050eV。42. 鋁互連的優(yōu)缺點優(yōu)點：電阻率低；鋁的成本低；與硅和二氧化硅的粘附性好；易于沉積成膜（蒸發(fā)、濺

15、射）；易于刻蝕；抗腐蝕性能好，因為鋁表面總是有一層抗腐蝕性好的氧化層（Al2O3） ；接觸電阻低（歐姆接觸）。缺點：結(jié)穿刺現(xiàn)象；電遷移現(xiàn)象。43. 鋁的結(jié)穿刺現(xiàn)象在純鋁和硅的界面加熱合金化過程中（450 500），硅開始溶解在鋁中直到在鋁中的濃度達到0.5，該過程消耗硅并在硅中形成空洞，可穿透淺結(jié)，引起短路。解決方法：使用含硅（12%）的鋁合金，鋁中硅已飽和，抑制硅向鋁中擴散；引入阻擋層金屬（例如TiN）以抑制硅擴散。44. 電遷移現(xiàn)象當(dāng)金屬線流過大密度的電流時，電子和金屬原子的碰撞引起金屬原子的移動導(dǎo)致金屬原子的消耗和堆積。電遷移現(xiàn)象會造成金屬線開路、兩條鄰近的金屬線短路。純鋁的電遷移現(xiàn)象非常嚴(yán)重。解決方法：使用含0.5 %銅的鋁合金45. 銅互連的優(yōu)缺點及采取的工藝措施優(yōu)點：電阻率更低；電流密度高：抗電遷徙能力好于鋁，銅合金中加入Al 或 Ti 進一步增強抗電遷移；更少的工藝步驟：采用大馬士革方法，減少2030；易于沉積（銅CVD、電鍍銅）；銅的成本低。缺點： 不能干法刻蝕銅；銅在硅和二氧化